Время установления кода зависит от параметров триггеров и способа организации  переноса, т.е. прохождения сигналов между триггерами. В двоичном счетчике с последовательным переносом каждая последующая ячейка переключается сигналом, формируемым на выходе предыдущего разряда, и при переключении всех триггеров в момент завершения цикла новое состояние установится с задержкой t_з = n t_п , где  n,  t_п – число триггеров и время переключения каждого.  

Для уменьшения времени задержки распространения применяют счетчики с параллельным переносом, в которых комбинационная схема, которая обеспечивает одновременный перенос во всех разрядах. В таких счетчиках, построенных на JK- триггерах, счетные импульсы поступают одновременно на входы триггеров всех разрядов (рис.7.12,а).

Рис.7.12. Структура счетчика с параллельным переносом (а) и обозначение (б).

Схема на элементах совпадения “И” разрешает срабатывание каждого последующего триггера только при наличии единиц на выходах всех триггеров предшествующих разрядов.  

Функционально завершенный счетчик имеет вход Т счетных импульсов, вход R установки нулевого состояния, входы D1, D2, D4, D8 предварительной параллельной записи по сигналу разрешения V, выходы Q1, Q2, Q4, Q8, а также дополнительные входы выбора кристалла, разрешения счета (рис.7.12,а).

Двоичный сумирующий счетчик работающие в соответствии с алгоритмом k : = k +1 для всех состояний k от 0 до 2 ⁿ–1. В цифровых устройствах нашли применение вычитающие счетчики k : = k –1, которые можно построить аналогично суммирующим при подаче на входы последующих триггеров сигналов с инверсных выходов предыдущих.

С помощью комбинационной схемы реализуются  реверсивные счетчики, объединяющие схемы суммирования и вычитания (рис. 7.13).

Рис.7.13. Реверсивный счетчик

При разрешающем сигнале М = 1 открыты верхние схемы совпадения и работают цепи передачи сигнала с использованием уровней прямых выходов триггеров, обеспечивающих суммирование поступающих на входы импульсов. Противоположный разрешающий сигнал М = 0 приводит к подключению цепей передачи сигнала с использованием уровней инверсных выходов триггеров, реализующих операцию вычитания, т.е. уменьшения кода при поступлении счетных импульсов.

В различных устройствах необходимы счетчики, которые могут считать не только в двоичной, но и других системах счисления (десятичной, троичной и т.п.).  Счетчики с произвольным модулем счета К_сч ¹ 2ⁿ реализуют путем исключения лишних (2ⁿ – К_сч) состояний  с помощью комбинационной схемы или предварительной установки начального кода.

Десятичный счетчик можно построить на основе четырехразрядного двоичного со схемой совпадения (рис.7.14).

Рис.7.14. Структура счетчика с модулем 10

При поступлении первых восьми импульсов схема работает как двоичный счетчик с естественным порядком счета (0000; 0001;… 1000). С приходом девятого импульса его код 9₂ = 1001 определяет схема совпадения и формирует на своем выходе напряжение U¹, которое поступает на входы триггеров ТТ₂ ,ТТ₃ и переключает их в единичное состояние. Таким образом, счетчик пропускает 6 “лишних” состояний и переходит к коду 1111, завершающему цикл счета.

В серийных вычислительных системах (например, микропроцессорных) невозможно дополнять внутреннюю структуру встроенных двоичных счетчиков. При необходимости получения счетчика с произвольным модулем программным способом производят начальную установку двоичного счетчика. Например, для К_сч = 10 в четырехразрядный двоичный счетчик предварительно устанавливают код 0110 = 6₂, т.е. равный числу “лишних” состояний.

Выпускаемые промышленностью счетчики имеют в своем составе дополнительные входы и устройства (вход сигнала разрешения счета, дешифратор и т.п.), расширяющие их функциональные возможности.