October 18 2017 12:24:39
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Внутренняя кэш-память
ФОРМАТЫ ПРЕДСТАВЛЕНИЯ ДАННЫХ И ВЫПОЛНЕНИЕ ОПЕРАЦИЙ

Внутренняя кэш-память и устройства управления памятью. Микропроцессор МРС604 имеет отдельные устройства управления памятью IMMU, DMMU и внутренние кэши для команд 1С и данных DC (см. рис. 2.70). Емкость каждого кэша составляет 16 Кбайт. Устройства управления IMMU, DMMU обеспечивают блочную, сегментную и страничную организацию памяти, а также обращение к внешним устройствам с использованием специального протокола DS.

Так как при этом могут быть потеряны модифицированные данные, хранящиеся в кэшах других процессоров, то команда dcbi выполняется только в режиме супервизора (привилегированная команда, помечена символом «*» в табл. 2.77). Команда icbi производит аннулирование содержимого строки кэша команд. При выполнении команды debt (возможен вариант мнемокода debtst) из ОЗУ в кэш данных загружается строка, для которой устанавливается состояние Е или S (если эта строка уже присутствует в кэшах других устройств системы).

Полная очистка (аннулирование содержимого всех строк) кэшей команд или данных реализуется путем записи соответствующего содержимого в регистр HID0, которая производится с помощью команды mtspr, выполняемой в режиме супервизора (см. табл. 2.71).

Устройства управления памятью IMMU, DMMU осуществляют трансляцию адреса при выборке команд и данных, обеспечивая возможность блочной, сегментной и страничной организации памяти. Кроме того, DMMU позволяет реализовать специальный протокол DS для многобайтного обмена данными с внешними устройствами. Работа IMMU, DMMU обеспечивается с помощью 8 пар регистров IBAT, DBAT, 16 сегментных регистров SR0-SR15 и регистра SDR1, обращение к которым выполняется только в режиме супервизора. Форматы содержимого этих регистров приведены на рис. 2.72.

Если в регистре управления MSR биты IT, DT имеют значение «0», то трансляция адреса не выполняется (IMMU, DMMU отключены), и сформированный процессором эффективный адрес поступает на выводы АО-31 в качестве физического адреса ячейки памяти или внешнего устройства. Включение IMMU, DMMU производится путем записи в регистр MSR содержимого, в котором соответствующий бит IT, DT имеет значение «1». В этом случае сформированный адрес команды или данных воспринимается как логический адрес LA0-31, который с помощью IMMU или DMMU транслируется в физический адрес РА0-31, поступающий на внешние адресные выводы. Рассмотрим реализуемые IMMU, DMMU варианты адресной трансляции.

а)
0              14

15                          18

19                                                          29

30

31

BLPI Резервировано BSM Vs Vu

IBAT(0-3)U, DBAT(0-3)U
б)
0                     14

15                                   24

25

26

27

28

29

30

31

PBN Резервировано W I М G -
РР

IBAT(0-3)L, DBAT(0-3)L
в)
0

1

2                                                 7

8



31

Т = 0 N Резервировано VSID

SRi(T = 0, страничная адресация)




г)
0

1

2

3                                       11

12



31

Т = 1 Ks Ku BUID Служебные данные

SRi(T = 1, обращение к внешним устройствам)
д)
0                                  15

16                            22

23



31

HTABORG Резервировано HTABMASK

SDR1

Рис. 2.72. Формат содержимого регистров управления памятью

Таблица 2.78 Значения маски BSM и соответствующие объемы блока памяти


BSM Объем блока
000 0000 0000 128 Кбайт
000 0000 0001 256 Кбайт
000 0000 0011 512 Кбайт
000 0000 0111 1 Мбайт
000 0000 1111 2 Мбайт
000 0001 1111 4 Мбайт
000 0011 1111 8 Мбайт
000 0111 1111 16 Мбайт
000 1111 1111 32 Мбайт
001 1111 1111 64 Мбайт
011 1111 1111 128 Мбайт
111 1111 1111 256 Мбайт
Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.01 секунд 2,255,343 уникальных посетителей