December 15 2017 04:22:30
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Выбор запоминающего элемента ЗЭ
ЭЛЕКТРОНИКА- курс лекций

Выбор запоминающего элемента ЗЭrj  и обращение к нему для записи или считывания данных происходит по одной и той же структурной схеме (рис.6.39,а).

img328

Рис.6.39. Схема выбора ЗЭ (а) и временные диаграммы (б)

Процесс записи данных U 0 или U1 в ячейку ЗЭrj осуществляется при подаче единичных уровней напряжения на соответствующие шины дешифраторов Uxr = U1 и Uyj = U1, что вызывает замыкание ключей Kx и Ky (рис.6.39,б). Первые подключают выходы ЗЭ к шинам данных Dj0 и Dj1, а вторые готовят их соединение с усилителями записи-чтения. Усилители выполнены по схеме с тремя состояниями, которыми управляет сигнал V при V = U 1 выходной сигнал усилителя повторяет входной, а при V = U 0 выход переходит в высокоимпедансное состояние, позволяющее использовать единственную шину данных в режимах записи и чтения.

Для записи в ЗЭ единичного сигнала U1, поданного на вход DI, на входе разрешения записи W/R задают напряжение UW = U1, при поступлении которого логическая схема формирует сигнал V = U1, переводящий в активное состояние усилитель записи (одновременно противоположным сигналом выходы усилителя воспроизведения переводится в разомкнутое состояние). Запись происходит при подаче сигнала выбора кристалла UCS = U1 длительностью τ, смещенного на интервал tз относительно времени начала адресного сигнала. Интервалы времени назначаются таким образом, чтобы исключить сбои в работе вследствие переходных процессов в тракте записи сигнала. Сигнал CS = 1 вызывает замыкание ключа Kc , приводящее к подключению выхода усилителя записи через шины данных к запоминающему элементу. В режиме считывания данных порядок подачи управляющих сигналов такой же, но при установке на входе W/R  нулевого уровня напряжения UW  = U 0 логическая схема активизирует усилитель чтения, входы которого подключаются к шинам данных.

Быстродействие ЗУ, т. е. длительность процессов записи и чтения данных определяется суммарной задержкой сигналов во всех элементах тракта.

Микросхемы ОЗУ по способу хранения данных (типу ЗЭ) делят на две группы:

- статические (SRAM), использующие бистабильные триггерные элементы хранения;

- динамические (DRAM) с запоминанием информации на основе заряда конденсатора.

Статические ОЗУ имеют накопитель с ЗЭ в виде различных модификаций потенциальных триггеров на биполярных или полевых транзисторах. При отключении электропитания записанная в ЗЭ информация утрачивается, т.е. статические ОЗУ являются энергозависимыми.

Особенности и параметры различных типов микросхем статических ЗУ определяются в первую очередь технологическими и схемотехническими принципами построения ЗЭ накопителя (триггеров). Технология ТТЛШ позволяет получить микросхемы с широким диапазоном значений параметров, характеризующих быстродействие и энергопотребление ЗЭ. Разработка по технологии n-МДП триггеров, близких по быстродействию элементам ТТЛШ,  обладающих более низким потреблением, занимающих меньшую площадь и имеющих простой цикл изготовления, привело к их преимущественному использованию в схемах статических ОЗУ. Применяемые также КМДП элементы имеют более сложную технологию изготовления и структуру, обеспечивающую меньшую плотность элементов на кристалле, но обладают минимальной мощностью потребления.


Рис. 6.40. Запоминающие элементы статического ОЗУ: а – n-МДП, б – КМДП

Типичный n-МДП элемент представляет статический RS триггер на транзисторах Т1, Т2 с двумя парафазными совмещенными входами-выходами, которые через ключевые транзисторы Т3, Т4  подключены к шинам данных (рис.6.40,а).

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.03 секунд 2,297,557 уникальных посетителей