October 17 2017 05:08:13
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Вход и выход в зондовый режим
ФОРМАТЫ ПРЕДСТАВЛЕНИЯ ДАННЫХ И ВЫПОЛНЕНИЕ ОПЕРАЦИЙ

Вход и выход в зондовый режим обеспечивается с помощью специальных команд, вводимых в регистр IP порта ТАР, или подачей сигнала запроса на вход RREQ#. При поступлении внешнего сигнала RREQ# = 0 процессор входит в этот режим, устанавливая на выходе

PRDY# сигнал готовности PRDY# = 0. Выход из зондового режима происходит при подаче сигнала RREQ# = 1. Возможен также вход в зондовый режим при реализации исключения отладки #ВР. В этом случае не производится вызов подпрограммы обслуживания, а выдается сигнал готовности PRDY# = 0, который инициирует последовательный ввод команд обработки исключения в регистр PIR через порт ТАР. Такой способ входа в зондовый режим разрешается после подачи специальной команды ICEBP, вводимой в регистр IP порта ТАР.

Процессоры семейства Р6 обладают возможностями обнаружения ряда аппаратных ошибок, возникающих при функционировании систем. Эти возможности реализуются с помощью средств машинного контроля (machine-check architecture), которые выявляют следующие виды ошибок:

•   ошибка обращения к системной шине, которая фиксируется внешней схемой контроля шины, подающей сигнал BINIT# = 0 на соответствующий вход процессора;

•   ошибка ЕСС (Error Checking and Correcting) при обращении к памяти, которая выявляется внешним устройством контроля памятью; код этой ошибки подается на входы DEP7-0# процессора;

•  ошибка контроля четности при передаче адреса или данных;

•   ошибка в кэш-памяти или буферах страничной трансляции TLB.

При выявлении этих ошибок реализуется исключение #МС «машинный контроль», если в регистре CR4 установлено значение бита МСЕ = 1. Программа обработки данного исключения может получить информацию о происшедшей ошибке из специальных MSR-регистров, состав и содержимое которых зависят от модели процессора. Полный набор этих 64-разрядных регистров содержит глобальные регистры MCG CAP, MCG CTL, определяющие возможные режимы контроля, и MCG STATUS, указывающий текущее состояние процессора после начала обработки исключения #МС, а также пять банков регистров сообщений об ошибках. Каждый из банков предназначен для контроля ошибок, происходящих в определенных устройствах системы. В состав i-ro банка входят регистры: MCi CTL, определяющий вид контролируемых ошибок, MCi STATUS, MCi MISC, указывающие вид обнаруженных ошибок, MCi ADDR, содержащий адрес, при обращении к которому была зафиксирована ошибка.

Следует отметить, что в процессорах семейства Р6 практически используется только небольшая часть этих регистров. Основная часть их содержимого зарезервирована для использования в последующих моделях процессоров, -где предполагается значительное расширение возможностей контроля функционирования различных устройств системы.

2.9. RISC-МИКРОПРОЦЕССОРЫ И RISC-МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВ POWERPC (МРС60Х, МРС50Х)

RISC-архитектура достаточно широко используется в различных изделиях, выпускаемых компанией «Motorola». Поэтому целесообразно определить ее основные особенности. Первые RISC-микропроцессоры, разработанные в Стенфордском и Калифорнийском университетах США в начале 1980-х гг., выполняли относительно небольшой набор команд - 50-100 вместо 100-200, выполняемых обычными - CISC- (complex instruction set computer- компьютер со сложным набором команд) процессорами. Именно эта особенность и определила название данного класса микропроцессоров - RISC (reduced insruction set computer - компьютер с сокращенным набором команд). Однако в последующих разработках RISC-микропроцессоров набор команд значительно расширен, включая команды обработки чисел с плавающей точкой.

В настоящее время определились следующие характерные особенности RISC-микропроцессоров:

•   расширенный объем регистровой памяти: от 32 до нескольких сотен регистров общего назначения, входящих в состав микропроцессора;

•   использование в командах обработки данных только регистровой адресации (обращение к памяти используется в командах загрузки и сохранения содержимого регистров, а также в командах управления программой);

•   отказ от аппаратной реализации сложных способов адресации (с пост-инкрементом или пре-декрементом, косвенная адресация и др.);

•   фиксированный формат команд (обычно четыре байта) вместо переменного формата (от 1 до 12 и более байт), характерного для CISC-микропроцессоров;

•   исключение из набора команд, реализующих редко используемые операции, а также команд, не вписывающихся в принятый формат.

Преимущественное использование регистровой адресации значительно повышает производительность микропроцессоров. Фиксированный формат команд, отказ от сложных и редко используемых команд и способов адресации существенно упрощает устройство управления, сокращает объем микропрограммной памяти, что позволяет уменьшить размер кристалла RISC-процессоров, снизить их стоимость и повысить тактовую частоту. Введение фиксированного формата команд обеспечивает также более эффективную работу конвейера, уменьшает число тактов простоя и ожидания, что дает дополнительный рост производительности.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.03 секунд 2,254,379 уникальных посетителей