Сигналы на информационных входах устанавливаются до подачи синхроимпульса. При любых наборах информационных сигналов R, S и нулевом уровне синхросигнала с = 0 непосредственно на входах элемента памяти (асинхронного RS триггера) имеем R_i = 0;  S_i = 0  и триггер находится в режиме хранения (табл.7.2). Если с = 1, то триггер функционирует как базовый асинхронный RS –триггер.

Таблица 7.2. Состояния и переходы синхронного RS триггера

Триггер со статическим управлением срабатывает при достижении  тактирующего сигнала уровня переключения U_п логических элементов (рис.7.3,б). Информационные входы триггера со статическим управлением (рис.7.3,в) имеют активное состояние в течение интервала времени t_c при наличии высокого уровня тактирующего сигнала.  

Структуры регистровых и пересчетных схем строят на основе однотипных триггерных ячеек с использованием тактируемых триггеров со статическим или динамическим управлением и двухступенчатых триггеров, в которых разделены во времени процессы записи и выдачи данных.

Триггеры с динамическим управлением КС построена так, что обеспечивает их переключение только в моменты перехода уровней (U ^0,1 и      U ^1,0) тактирующего импульса. Используют триггеры с переключением в период действия фронта, т.е. перехода напряжения от U⁰ к U¹ (рис.7.3,г) или спада (переход от U¹ к U⁰  или спада (рис.7.3,д) синхроимпульса.

 В цифровых системах широко распространены триггеры задержки с одним информационным входом. В D - триггере (Delay - задержка) сигнал Q ⁿ⁺¹ на выходе совпадает с  входным сигналом предшествующего интервала (табл.7.3)., т. е. устройство осуществляет задержку (запоминание) двоичного разряда на заданный интервал t_D, определяемый положением тактирующего импульса.

                                                                           Таблица 7.3. Состояния D - триггера

Тактируемый D – триггер можно получить на основе синхронного RS триггера (RSТ),   если сигнал D подать на его установочный вход S и через инвертор на вход сброса R (рис.7.4,а).

Рис.7.4. Структура D – триггера (а), временные диаграммы (б) и обозначение (в)

Если в такте n состояние входа D изменилось с U ⁰ на U ¹  (рис.7.4,б), то до прихода синхроимпульса на выходе сохраняется предшествующее состояние   Q ⁿ = 0, т. к. информационные входы RSТ не активизированы. Выходной сигнал изменится с приходом синхроимпульса, т. е. с задержкой t_D  и сохранится в n+1 такте.

Схему на D - триггерах, позволяющую фиксировать комбинацию двоичных разрядов и хранить ее после изменения входных сигналов, носит называние защелки (latch). В стандартных ИМС D - триггеров (рис.7.4,в) обычно предусмотрены установочные входы для предварительной установки всех ячеек в нулевое или единичное состояние. Нашли применение также триггеры задержки с динамическим управлением, которые изменяют свое состояние по перепаду уровня синхроимпульса.

В одноступенчатых триггерах записываемая информация появляется на выходе с задержкой, зависящей от переходных процессов во всей цепи прохождения сигнала. Для правильного функционирования ряда цифровых устройств (например, запоминающих) требуется получение (чтение) информации в строго определенные моменты времени.