October 18 2017 03:00:03
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Триггер со статическим управлением
ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА

Сигналы на информационных входах устанавливаются до подачи синхроимпульса. При любых наборах информационных сигналов R, S и нулевом уровне синхросигнала с = 0 непосредственно на входах элемента памяти (асинхронного RS триггера) имеем Ri = 0;  Si = 0  и триггер находится в режиме хранения (табл.7.2). Если с = 1, то триггер функционирует как базовый асинхронный RS –триггер.

Таблица 7.2. Состояния и переходы синхронного RS триггера

с R n S n Q n+1 Режимы
0 Любые Q n хранения
1 Повторяет таблицу состояний асинхронного RS -триггера

Триггер со статическим управлением срабатывает при достижении  тактирующего сигнала уровня переключения Uп логических элементов (рис.7.3,б). Информационные входы триггера со статическим управлением (рис.7.3,в) имеют активное состояние в течение интервала времени tc при наличии высокого уровня тактирующего сигнала.  

Структуры регистровых и пересчетных схем строят на основе однотипных триггерных ячеек с использованием тактируемых триггеров со статическим или динамическим управлением и двухступенчатых триггеров, в которых разделены во времени процессы записи и выдачи данных.

Триггеры с динамическим управлением КС построена так, что обеспечивает их переключение только в моменты перехода уровней (U 0,1 и      U 1,0) тактирующего импульса. Используют триггеры с переключением в период действия фронта, т.е. перехода напряжения от U0 к U1 (рис.7.3,г) или спада (переход от U1 к U0  или спада (рис.7.3,д) синхроимпульса.

 В цифровых системах широко распространены триггеры задержки с одним информационным входом. В D - триггере (Delay - задержка) сигнал Q n+1 на выходе совпадает с  входным сигналом предшествующего интервала (табл.7.3)., т. е. устройство осуществляет задержку (запоминание) двоичного разряда на заданный интервал tD, определяемый положением тактирующего импульса.

                                                                           Таблица 7.3. Состояния D - триггера

Dn Qn+1
0 0
1 1

Тактируемый D – триггер можно получить на основе синхронного RS триггера (RSТ),   если сигнал D подать на его установочный вход S и через инвертор на вход сброса R (рис.7.4,а).


Рис.7.4. Структура D – триггера (а), временные диаграммы (б) и обозначение (в)

Если в такте n состояние входа D изменилось с U 0 на U 1  (рис.7.4,б), то до прихода синхроимпульса на выходе сохраняется предшествующее состояние   Q n = 0, т. к. информационные входы RSТ не активизированы. Выходной сигнал изменится с приходом синхроимпульса, т. е. с задержкой tD  и сохранится в n+1 такте.

Схему на D - триггерах, позволяющую фиксировать комбинацию двоичных разрядов и хранить ее после изменения входных сигналов, носит называние защелки (latch). В стандартных ИМС D - триггеров (рис.7.4,в) обычно предусмотрены установочные входы для предварительной установки всех ячеек в нулевое или единичное состояние. Нашли применение также триггеры задержки с динамическим управлением, которые изменяют свое состояние по перепаду уровня синхроимпульса.

В одноступенчатых триггерах записываемая информация появляется на выходе с задержкой, зависящей от переходных процессов во всей цепи прохождения сигнала. Для правильного функционирования ряда цифровых устройств (например, запоминающих) требуется получение (чтение) информации в строго определенные моменты времени.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.15 секунд 2,254,994 уникальных посетителей