October 18 2017 12:25:32
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
таблицы истинности логической функций
ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ УСТРОЙСТВА

Представленная организация позволяет трактовать ПЛМ как частный случай ППЗУ. При этом ППЗУ предназначено для построения устройств на основе полной таблицы истинности логической функций, а ПЛМ реализует ее минимизированную СДНФ, в которой на этапе устранена структурная и, следовательно, аппаратная избыточность.

Наряду с программируемыми логическими матрицами (ПЛМ) нашли применение структуры, называемые программируемой матричной логикой (ПМЛ) или Programmable Array Logic (PAL), имеющие программируемую матрицу И и фиксированную матрицу ИЛИ. Очевидно, что ПМЛ имеют ограничения при проектировании логических устройств вследствие жестких (непрограммируемых) связей выходов элементов И с входами элементов ИЛИ.  Однако вследствие простоты и более высокого быстродействия они получили широкое применение в устройствах при удовлетворении условий структурной реализуемости.

Сложность ПЛИС (ПЛМ и ПМЛ) часто характеризуют аналогично ЗУ информационной емкостью, т. е. числом ячеек, представляющих собой пересечение горизонтальных и вертикальных шин. Для промежуточного хранения результатов в состав ПЛМ включают регистровое ЗУ (рис.9.7).


Рис. 9.7. Архитектура ПЛМ с внутренним ЗУ

Параметрами, описывающими структуру ПЛИС, принято считать количество k выходных функций, зависящих от l переменных при числе m реализуемых произведений.

Развитие вычислительной техники и повышение требований к элементной базе в совокупности с совершенствованием полупроводниковой технологии привели к существенному улучшению параметров ПЛИС, появлению новых архитектур и подходов к проектированию электронных устройств. КМОП технология с минимальными топологическими нормами 0,15мкм и ниже, с пятью и более слоями металлизации медью позволила получить информационную емкость выше 10 млн. эквивалентных вентилей 2И-НЕ на кристалле  при  достигнутой системной частоте до 400 МГц. Низкое потребление и совместимость с внешними устройствами обеспечивается элементами ввода-вывода, допускающими работу с уровнями сигналов от 5 В до 2,5 В. Большинство ПЛИС могут программироваться внутрисхемно, что позволяет осуществить изменение конфигурации устройства без дополнительного аппаратного обеспечения процедуры программирования. При разработке устройств ПЛИС обладает высокой гибкостью, обусловленной наличием разветвленной многоуровневой сети межсоединений, представляющих собой набор линий связи, коммутируемых с помощью программируемой матрицы соединений (Programmable Interconnect Array).

Распространенной структурой ПЛИС продолжает оставаться  архитектура Simple Programmable Logic Devices, характеризуемая малым временем задержки, низкой стоимостью и простотой разработки устройств. Структура SPLD включает несколько блоков PAL, содержащих программируемый массив И, фиксированный массив ИЛИ, которые связаны между собой через центральную матрицу переключений (теневое ЗУ). Такая конфигурация обеспечивает одинаковое время задержки распространения сигнала вне зависимости от маршрута распространения. Микросхемы SPLD имеют множество разновидностей, различающихся информационной емкостью С, числом триггеров n, средним временем задержки на элемент tзp, потреблением Р. Например, ИМС с напряжением электропитания 3,3 В при tзp » 20 нс имеют потребляемый ток единицы миллиампер, а при переводе в режим «сна» ток снижается до 10 мкА.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.04 секунд 2,255,374 уникальных посетителей