October 18 2017 02:47:01
Навигация
проект маркшейдерских работт образец
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Синтез комбинационных узлов
ЭЛЕКТРОНИКА- курс лекций

Содержит этапы:

- логический, т.е. переход от содержательного к формализованному описанию в виде таблицы истинности, логической формулы и минимизация полученного выражения;

- структурный, состоящий в реализации логической функции в виде набора типовых элементов, т.е. построение структурной схемы на заданном элементном базисе;

- схемотехнический, включающий составление принципиальной электрической схемы в соответствии со структурой.

Процесс синтеза  (логического, структурного и схемотехнического) включает последовательность типичных операций:

- выбор способа реализации и вида элементной базы, которая определяется с учетом требований к электрическим параметрам (уровни напряжений, помехоустойчивость, потребление и т.д.);

- получение логической функции и ее минимизация;

- преобразование к выбранному базису и способу реализации (на начальном этапе схема проектируется в полном базисе И, ИЛИ, НЕ и затем преобразуется к заданному);

- синтез и оптимизация электрической схемы.

Основная процедура логического синтеза состоит в получении булевой функции по таблице истинности и реализации устройства в заданном логическом базисе. Обычно используют формирование выражения в виде логической суммы произведений наборов всех переменных, на которых она принимает единичное значение, причем для переменных входящих в набор с нулевым значением берется их отрицание. Полученная логическая функция, называемая совершенной дизъюнктивной нормальной формой (СДНФ), как правило, содержит неинформативные (излишние) сочетания переменных, вследствие чего созданное устройство обладает аппаратной избыточностью. Поэтому ее предварительно упрощают, т.е. минимизируют число слагаемых и переменных в булевой функции.

Процедуру минимизации можно рассматривать как стадию общего процесса оптимизации синтезируемого комбинационного устройства. На этом этапе синтеза к требованию минимального числа слагаемых можно добавить некоторые ограничения, такие как реализация в заданном базисе или на заданном наборе ЛЭ с известными значениями коэффициентов объединения по входам и разветвления по выходам.

Минимизацию простых булевых функций производят алгебраически с применением правил алгебры логики (поглощения, склеивания, закона де Моргана) или графически с использованием карт Карно. Для сложных устройств сокращение логической функции выполняют регулярными методами, допускающими алгоритмизацию и применение ЭВМ (например, методом Квайна). Переход от минимизированной СДНФ в полном логическом базисе к реализации в заданном можно осуществить с помощью двойного отрицания полученного выражения и применения правила де Моргана.

Приведем пример построения суммирующего узла или полусумматора (рис.6.2,а).

Рис.6.2. Обозначение полусумматора аа) и его реализация бб

Выполнение преобразований img274, и img275 приводит к реализации полусумматора в базисе И-НЕ. В соответствии со структурной схемой (рис.6.2,б) несложно вычислить параметры полусумматора: потребляемую мощность Р = 4Рлэ и времена распространения сигналов ts = 2tлэ ; tp = tлэ , где tлэ; Рлэ – время переключения и мощность потребления используемых ЛЭ.

Приведенная методика позволяет реализовать комбинационное устройство в полном или минимальном логических базисах. Например, полный сумматор одноразрядных чисел, описываемый таблицей истинности (табл.6.2), содержащей в качестве входных переменных слагаемые данного разряда Ai , Bi и перенос из предыдущего разряда рi-1 .

Таблица 6.2. Таблица истинности полного одноразрядного сумматора

pi-1 Ai Bi si pi
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

СДНФ суммы и переноса, составленные по единицам таблицы истинности имеют вид:

img276

Анализ показывает, что выражение суммы не содержит избыточных членов, выражение переноса можно сократить посредством операции склеивания последнего члена со всеми предыдущими, что в результате дает img277. Полученные соотношения позволяют реализовать одноразрядный сумматор.

Для сложных устройств реализация может оказаться слишком громоздкой, что снижает надежность устройства. В этом случае целесообразно в качестве элементной базы использовать более крупные узлы.

Приведем пример построения полного сумматора на базе полусумматоров. Для этого произведем предварительные преобразования:

img278,

т.е. образована сумма по модулю два выходного сигнала полусумматора s';

img279.

Полученным выражениям соответствует схема сумматора на полусумматорах (рис.6.3,а), имеющего графическое обозначение (рис.6.3,б).

img280

Рис.6.3. Схема сумматора на полусумматорах (а) и ее обозначение (б)

Более сложные комбинационные устройства с требуемыми параметрами синтезируют на основе типовых серийных узлов более низкого уровня.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.02 секунд 2,254,929 уникальных посетителей