October 19 2017 17:26:13
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Режимы работы процессора
ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ И СИСТЕМЫ НА ИХ ОСНОВЕ

Отметим, что биты MP, EM, TS влияют также на выполнение команд, реализуемых блоком ММХ. В табл. 2.4 указано, как реагирует процессор на поступление команд FPU или ММХ в зависимости от установленного значения этих битов.

Таблица 2.3 Режимы работы процессора

PG РЕ Режим процессора
0 0 Реальный режим
0 1 Защищенный режим без использования страничной адресации
1 0 Запрещенная комбинация (вызывает исключение типа #GР - нарушение защиты)
1 1 Защищенный режим с использованием страничной адресации

Таблица 2.4 Режимы работы блоков FPU и ММХ

Биты CR0 Выполняемые команды
ЕМ МР TS Команды FPU Команда WAIT (FWAIT) Команды ММХ
0 0 0 Выполняется Выполняется Выполняется
0 0 1 Исключение #NM Выполняется Исключение #NM
0 1 0 Выполняется Выполняется Выполняется
0 1 1 Исключение #NM Исключение #NM Исключение #NM
1 0 0 Исключение #NM Выполняется Исключение #UD
1 0 1 Исключение #NM Выполняется Исключение #UD
1 1 0 Исключение #NM Выполняется Исключение #UD
1 1 1 Исключение #NM Исключение #NM Исключение #UD

Младшие 16 разрядов регистра CR0 для совместимости с защищенным режимом микропроцессора 80286 называют словом состояния машины MSW (Machine State Word). Команды загрузки и сохранения LMSW, SMSW для совместимости с микропроцессором 80286 работают только с младшими 16 разрядами регистра CR0. Для загрузки или сохранения всего содержимого регистра CR0 используются команды MOV CR0, r/m или MOV r/m, CR0, выполняемые программами с максимальным уровнем привилегии 0.

Регистр CR3 (см. рис. 2.7, б) содержит 20 старших разрядов базового адреса таблицы разделов, который используется при трансляции адреса в случае страничной организации памяти. Кроме того, в этом регистре содержатся два бита, управляющих кэш-памятью при страничной адресации:

PCD - запрещает при установке значения PCD = 1 загрузку содержимого страницы в кэш-память; при значении PCD = 0 такая загрузка разрешена;

PWT -определяет режим работы кэш-памяти при страничной адресации: при установке значения PWT = 1 реализуется режим сквозной записи (write-through), при установке PWT = 0 реализуется режим обратной записи (write-back).

Следует отметить, что биты PCD, PWT влияют на работу кэш-памяти только при страничной адресации (когда в регистре CR0 установлены значения РЕ = PG = 1). В этом случае они определяют режим работы как внутренней кэш-памяти (L1), так и внешней кэш-памяти 2-го уровня (L2).

В регистре CR4, который введен в процессорах Pentium, P6, содержатся девять управляющих битов, обеспечивающих расширение архитектурных возможностей этих процессоров:

VME- определяет способ обработки прерываний (исключений) в режиме виртуального 8086;

PVI- разрешает при установке значения VME = 1 реализацию виртуальных прерываний в защищенном режиме;

TSD - разрешает при установке значения TSD = 1 выполнение команды RDTSC (чтение содержимого таймера реального времени) только программам с максимальным уровнем приоритета 0, при TSD = 0 эта команда может выполняться программой с любым уровнем приоритета;

DE- при установке значения DE = 1 вызывает исключение #UD в случае обращения к регистрам отладки DR4, DR5, которые отсутствуют в процессорах Pentium, P6; при DE = 0 при обращении к этим регистрам реализуется обращение к регистрам DR6, DR7;

PSE - расширяет размер адресуемых страниц до 4 Мбайт при установке значения PSE = 1, при значении PSE = 0 сохраняется размер страниц 4 Кбайт;

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.04 секунд 2,256,162 уникальных посетителей