December 11 2017 07:46:19
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Регистры
ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА

Регистром называют устройство, выполненное на основе объединения триггеров, для хранения цифровых кодов, сдвига чисел, преобразования параллельного представления кода в последовательный и других операций с двоичными числами. Структура регистра представляет собой упорядоченную последовательность триггерных ячеек, и комбинационную схему (КС), обеспечивающую ввод, вывод и выполнение логических преобразований. Обычно в  регистрах используют универсальные JK - триггеры или D - триггеры задержки.

По способу ввода чисел регистры делят на последовательные, параллельные и комбинированные, а по функциональному назначению выделяют регистр памяти (накопительные) и  сдвига.

Регистры памяти предназначены для хранения двоичной информации небольшого объема: байта (8 бит) или двухбайтового слова (16 бит).

Структурно они представляют собой набор n синхронных  D - триггеров, каждый из которых предназначен для  хранения одного разряда двоичного числа, и комбинационные схемы совпадения для разделения операций записи и чтения (рис.7.8).


Рис. 7.8. Структура регистра памяти

Ввод кода двоичного числа X  = (xn... x2 x1) осуществляется при подаче единичного сигнала на вход синхронизации c1 одновременно во все разряды. Вывод хранимого кода на шину Y производят через выходные схемы совпадения при подаче единичного сигнала на вход разрешения чтения с2 .

Информацию из регистра можно считывать многократно без ее разрушения. Для установки регистра в начальное (нулевое) состояние используют объединенные  входы (сброса) триггеров R. Для получения числа в обратном коде следует организовать съем сигналов с инверсных выходов триггеров.

Наращивание разрядности регистров памяти получают добавлением аналогичных регистров и объединением соответствующих входов синхроимпульсов и сброса.

Регистры сдвига предназначены для выполнения разнообразных операций:   приема, хранения и выдачи  двоичных чисел в последовательном или параллельном кодах, сдвиг кода вправо или влево на заданное число разрядов, задержки передаваемой информации на m тактов. В этих регистрах с приходом каждого тактового импульса происходит введение разряда двоичного числа в первый триггер и перезапись (сдвиг) содержимого последующих триггеров на один разряд вправо.

Структура n - разрядного регистра сдвига представляет собой каскадное соединение n двухступенчатых триггеров, в которых прием и передача информации разделены во времени.

В трехразрядном регистре сдвига вправо (рис.7.9,а) младший разряд вводимого числа X = (x2 x1 x0), например, X = 101 подается на вход и записывается в первую ячейку в момент окончания первого синхроимпульса.


Рис.7.9. Структура однонаправленного регистра сдвига (а) и временная диаграмма (б)

С приходом следующего сигнала синхронизации (рис.7.9,б) единица из ячейки первого разряда переносится в следующую, а в нее заносится следующий разряд числа x1 = 0. За три такта в регистр будет записано трехразрядное число, т.е. на выходах ячеек образуются сигналы Q2 = 1, Q1 = 1, Q0 = 1. За следующие три такта хранимое число может быть выведено в последовательном коде на выход Y .

Для параллельного вывода данных к выходам Q2, Q1, Q0  следует подключить схемы совпадения, открываемые разрешающим чтение сигналом V, аналогично тому как это было сделано в параллельном регистре с помощью схем совпадения, управляемых сигналом с2.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.04 секунд 2,294,923 уникальных посетителей