October 17 2017 05:07:45
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Регистр управления FLASH-ПЗУ
МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВА НС08

Два регистра специальных функций используются для управления модулем FLASH08/1:

FLCR    - регистр управления FLASH-ПЗУ.

FLBPR  - регистр защиты FLASH-ПЗУ.

Форматы регистров приведены в Табл. 3.71 и 3.72. МК НС908А260 имеет в своем составе два модуля FLASH08/1, соответственно, в карте памяти НС908А260 - два регистра управления FLCR1 и FLCR2 и два регистра защиты FLBPR1 и FLBPR2.

Для защиты от несанкционированного стирания/программирования ячеек модуля FLASH08/1 выделена специальная ячейка FLASH-памяти, в которой каждый бит отвечает за защиту обозначенного в спецификации массива. Эта ячейка памяти, хотя и носит название регистра защиты FLBPR, на самом деле не является регистром специальных функций, т.к. содержащиеся в ней данные можно изменить только в отладочном режиме работы МК, используя алгоритмы стирания/программирования FLASH-ПЗУ.

Табл. 3.71. Формат регистра FLCR модуля FLASH08/1

FLCR Регистр управления FLASH-ПЗУ

FLASH Control Register
7 6 5 4 3 2 1 0
FDIV1 FDIV0 BLK1 BLK0 HVEN MARGIN ERASE PGM
Состояние при сбросе: $00
Имя бита Назначение бита

Биты коэффициента деления частоты повышающего преобразователя напряжения (Frequency Divide Control Bits).

FDIV1 FDIV0 Коэффициент деления

0 0 1
FDIV1:FDIV0 0 1 2

1 0 2

1 1 4

Биты доступны для чтения и для записи. При сбросе устанавливается единичный коэффициент деления

Биты выбора размера массива стираемой информации в адресном пространстве FLASH-ПЗУ (Block Erase Control Bits).

BLK1 BLK0 Размер массива для стирания

0 0 64К
BLK1:BLK0 0 1 16К

1 0 512 байт

1 1 64 байта

Биты доступны для чтения и для записи. При сбросе устанавливается максимальный размер блока
HVEN Бит разрешения подключения высокого напряжения (High Voltage Enable Bit).
1 - приложение высокого напряжения к стираемому массиву или к программируемой странице разрешено, и повышающий преобразователь напряжения включен.
0 - высокое напряжений снято, и повышающий преобразователь напряжения выключен.
Этот бит доступен как для чтения, так и для записи. Однако бит может быть установлен в 1 только в том случае, если предварительно разрешен режим стирания (бит ERASE=1) или режим программирования (бит PGM=1). В противном случае установка бита блокируется аппаратными средствами схемы управления модуля FLASH-ПЗУ. После сброса МК устанавливается режим простого считывания FLASH-ПЗУ
MARGIN Бит разрешения режима контрольного считывания (Margin Read Control Bit).
1 - память работает в режиме контрольного считывания.
0 - режим контрольного чтения не реализуется.
Этот бит доступен как для чтения, так и для записи. Однако бит не может быть установлен, если бит HVEN=1. После сброса МК режим контрольного чтения недоступен, устанавливается режим простого считывания FLASH-ПЗУ
ERASE Бит разрешения режима стирания (Erase Control Bit).
1 - память работает в режиме стирания.
0 - режим стирания не реализуется.
Этот бит доступен как для чтения, так и для записи. Бит не может быть установлен, если бит PGM=1. После сброса МК режим стирания недоступен, устанавливается режим простого считывания FLASH-ПЗУ
PGM Бит разрешения режима программирования (Program Control Bit).
1 - память работает в режиме программирования.
0 - режим программирования не реализуется.
Этот бит доступен как для чтения, так и для записи. Бит не может быть установлен, если бит ERASE=1. После сброса МК режим программирования недоступен, устанавливается режим простого считывания FLASH-ПЗУ

Табл. 3.72. Формат регистра FLBPR модуля FLASH08/1

FLBPR Регистр защиты FLASH-ПЗУ

Block Protect Register
7 6 5 4 3 2 1 0
Bit7 Bit6 Bit5 Bit4 BPR3 BPR2 BPR1 BPR0
Сброс не влияет на состояние регистра
Имя бита Назначение бита
BPR3
Бит защиты 3 (Block Protect Bit 3).
Этому биту в регистре FLBPR(1) поставлен в соответствие массив с адресами $C000...$FFFF, в регистре FLBPR(2) - массив $4000...$7FFF.
1 - массив защищен от стирания и записи.
0 - массив подлежит стиранию и программированию
BPR2
Бит защиты 2 (Block Protect Bit 2).
Этому биту в регистре FLBPR( 1) поставлен в соответствие массив с адресами $A000...$FFFF, в регистре FLBPR(2) - массив $2000...$7FFF.
1 - массив защищен от стирания и записи.
0 - массив подлежит стиранию и программированию
BPR1
Бит защиты 1 (Block Protect Bit 1).
Этому биту в регистре FLBPR(1) поставлен в соответствие массив с адресами $9000...$FFFF, в регистре FLBPR(2) - массив $1000...$7FFF.
1 - массив защищен от стирания и записи.
0 - массив подлежит стиранию и программированию
BPR0
Бит защиты 0 (Block Protect Bit 0).
Этому биту в регистре FLBPR(1) поставлен в соответствие массив с адресами $8000...$FFFF, в регистре FLBPR(2) - массив $0450...$7FFF.
1 - массив защищен от стирания и записи.
0 - массив подлежит стиранию и программированию
Bit7...Bit4 Эти биты могут специфицироваться пользователем на этапе занесения программы в память. Биты доступны только для чтения в режиме выполнения прикладной программы. Биты доступны для записи в режиме программирования в тестовом режиме работы МК

Размер и размещение в адресном пространстве МК защищаемых массивов (Табл. 3.72) одинаковы для различных МК семейства НС08 с модулем FLASH08/1. В МК с небольшим объемом памяти часть битов защиты избыточна, т.к. объем защищенного массива превышает объем резидентного ПЗУ МК. Например, для МК HC908GP20 избыточными являются биты BPR1 и BPRO, а все резидентное ПЗУ этого МК делится всего на два сектора защиты: $B000...$BFFF и $C000...$FFFF.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.04 секунд 2,254,371 уникальных посетителей