December 15 2017 04:17:38
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Регистр состояния контроллера SCI
МОДУЛЬ ВНЕШНЕЙ МАГИСТРАЛИ

Табл. 3.149. Формат регистра SCS1

SCS1 Регистр состояния контроллера SCI

Serial Communications Status Register 1
7 6 5 4 3 2 1 0
SCTE ТС SCRF IDLE OR NF FE РЕ
Состояние при сбросе: $С0
Имя бита Назначение бита
SCTE
Бит готовности буфера передатчика к приему новых данных (SCI Transmit Data Register Empty Flag).
Бит устанавливается в момент, когда предварительно загруженные в регистр буфера передатчика данные автоматически переписываются в сдвиговый регистр передатчика. Однако процесс передачи нового байта из сдвигового регистра на линию TxD начнется только после того, как бит SCTE будет сброшен. Бит SCTE информирует МК о том, что буфер передатчика пуст и в него может быть записан новый байт. Этот бит вызывает генерацию запроса на прерывание, если бит SCTIE в регистре SCC2 установлен. Бит SCTE сбрасывается в 0 автоматически при выполнении последовательности из двух операций:
Чтение регистра состояния SCS1 при установленном бите SCTE.
Запись в регистр буфера передатчика SCDR нового байта данных.
Бит доступен только для чтения. При сбросе МК бит устанавливается в 0
ТС
Бит завершения передачи данных (Transmit Complete Flag).
Бит устанавливается, если данные для передачи в сдвиговом и буферном регистре данных передатчика отсутствуют, а также если не реализуется режим передачи сообщения "конец сеанса обмена". Бит ТС информирует МК об отсутствии процесса передачи данных в текущий момент времени. В это время на линии TxD установлен высокий логический уровень сигнала (состояние IDLE). Бит ТС вызывает генерацию запроса на прерывание, если бит TCIE в регистре SCC2 установлен. Бит ТС сбрасывается в 0 автоматически при выполнении последовательности из двух операций:
Чтение регистра состояния SCS1 при установленном бите ТС.
Запись в регистр буфера передатчика SCDR нового байта данных. Бит доступен только для чтения. При сбросе МК бит устанавливается в 0
SCRF
Бит завершения приема байта данных (SCI Receive Data Register Full Rag).
Бит устанавливается в момент, когда принятые по линии RxD данные автоматиче­ски переписываются в буферный регистр данных приемника. Бит SCRF вызывает генерацию запроса на прерывание, если бит SCRIE в регистре SCC2 установлен. Бит SCRF сбрасывается в 0 автоматически при выполнении последовательности из двух операций:
Чтение регистра состояния SCS1 при установленном бите SCRF.
Чтение из регистра данных SCDR принятого байта данных.
Бит доступен только для чтения. При сбросе МК бит устанавливается в 0
IDLE
Бит холостого состояния линии RxD (Idle Line Detected Rag).
Бит устанавливается в 1, если на линии RxD диагностируются 10 или 11 (в зависимости от формата кадра) последовательных единиц. Бит IDLE вызывает генерацию запроса на прерывание, если бит ILIE в регистре SCC2 установлен. Бит IDLE сбрасывается в 0 автоматически при выполнении последовательности из двух операций:
Чтение регистра состояния SCS1 при установленном бите IDLE.
Чтение регистра данных SCDR.
Бит доступен только для чтения. При сбросе МК бит устанавливается в
OR
Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.01 секунд 2,297,536 уникальных посетителей