October 19 2017 19:12:36
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
регистр данных отладки DPDR
ФОРМАТЫ ПРЕДСТАВЛЕНИЯ ДАННЫХ И ВЫПОЛНЕНИЕ ОПЕРАЦИЙ

микроконтроллер выполняет команды отладки, которые последовательно вводятся в БТО через вход DSI при поступлении внешних синхросигналов на вход DSCK. Вводимые 35-битные команды содержат 3-битный код операции отладки, а в остальных 32 битах задается код команды, выполняемой процессором, или данные. Данные заносятся в специальный регистр данных отладки DPDR (служебный регистр SPR630 в модели супервизора), откуда они считываются процессором при последующем вводе команды mfsr. Последовательный вывод данных из микроконтроллера производится через выход DSO при поступлении синхросигналов DSCK. Данные выводятся из регистра DPDR, куда они должны быть предварительно загружены командой mtsr. Помимо ввода команд и пересылки данных команды отладки позволяют выполнять запись или считывание массивов данных из ОЗУ, разрешать или отменять остановы в контрольных точках. Используемые при отладке сигналы DSI, DSO, DSCK и другие, поступают на выводы порта К (сигналы DKx). Выход из режима отладки BDM производится при вводе команды rfi.

В состав SIU входят также семь 8-разрядных параллельных портов для ввода/вывода данных (в портах L, М используются по 6 выводов PL2-7, РМ2-7, в порте J-7 выводов РЛ-7). Каждый из портов содержит регистр данных PORTx и регистр управления PxPAR, где х = А, В, I, J, К, L или М - имя соответствующего порта. Каждый бит bi в регистре управления определяет функции соответствующего вывода порта: если bi = 0, то i-й вывод служит для передачи i-ro разряда данных, если bi = 1, то вывод используется для передачи разрядов адреса, данных или сигналов выборки CS# (порты А, В), различных управляющих сигналов Clx, CJx, СМх (порты I, J, M), сигналов отладки DKx, DLx (порты К, L) и ряда других. Двунаправленные порты I, J, К, L, М имеют также регистры DDRx, каждый бит Ы в которых определяет направление передачи данных для i-ro вывода: при bi = 0 вывод служит входом, при bi = 1 - выходом. Регистры портов имеют фиксированные адреса в адресном пространстве.

Каждый порт Рх может использоваться для передачи данных, если загрузить 0 в его регистр управления. При этом содержимое регистра DDRx задает направление передачи. В таком случае вывод данных осуществляется путем их записи в регистр PORTx, а ввод - путем чтения содержимого этого регистра (из регистров PORTA, PORTB будет считываться ранее записанное содержимое).

Блок управления периферийными устройствами PCU. Блок управления периферийными устройствами PCU содержит сторожевое устройство (watchdog), контроллер прерываний и порт Q, выводы которого могут использоваться в качестве входов запросов прерывания. Кроме того, в состав PCU входит интерфейсное устройство, обеспечивающее связь периферийных устройств, подключаемых к межмодульной шине 1MB, с устройством загрузки-сохранения данных LSU в RISC-процессоре, которое подключено к внутренней шине LB. Однако эти функции PCU не используются в МРС505, так как он не содержит периферийных устройств.

Сторожевое устройство осуществляет контроль правильности работы микроконтроллера, проверяя периодичность загрузки в специальный регистр SWSR последовательности двух 16-разрядных чисел $556С-$АА39. Период загрузки Tw = Nw / Ft задается 24-разрядным числом Nw, которое записывается в регистр управления сторожевого устройства. Если за время Tw в регистр SWSR не будет проведена загрузка очередного числа последовательности, то реализуется программное исключение с адресом вектора Av = $00700.

Контроллер прерываний содержит 32-разрядный регистр IRQPEND, биты которого фиксируют запросы прерывания от внешних устройств, поступающие на входы IRQ0-6 порта Q, и от таймера периодических прерываний. Запросы IRQ3-6 фиксируются в битах b6, b8, b1, а запросы IRQ0-2 и таймера - в битах, номера которых задаются содержимым специального регистра PITQIL В следующих моделях семейства МРС50х в регистре IRQPEND будут также фиксироваться запросы прерывания от внутренних периферийных

устройств. Обслуживание зафиксированных запросов разрешается, если соответствующие биты в 32-разрядном регистре IRQENABLE контроллера установлены в «1». В этом случае запрос прерывания поступает на вход RCPU, и реализуется внешнее исключение с адресом вектора Av = 00500 (см. табл. 2.66). Вызванная подпрограмма должна проанализировать содержимое регистра IRQPEND и реализовать соответствующую процедуру обслуживания в зависимости от приоритета поступивших запросов.

Регистр управления PQPAR определяет режим функционирования порта Q. Путем записи в этот регистр соответствующего содержимого каждый вывод порта Q может быть запрограммирован на работу в качестве входа или выхода данных, либо в качестве входа запроса прерывания. При этом прерывание может вызываться установкой уровня «1» на этом входе, подачей положительного или отрицательного перепада потенциала. Можно запрограммировать регистр PQPAR на передачу запросов прерывания непосредственно в RCPU, минуя контроллер прерываний. Путем записи-чтения регистра PQEDGDAT, входящего в состав порта Q, производится вывод или ввод данных, а также контроль поступивших запросов прерывания.

Таким образом, микроконтроллер МРС505, интегрирующий на одном кристалле высокопроизводительный процессор с возможностями обработки чисел с плавающей точкой, значительный объем внутренней памяти (8 Кбайт) и необходимые интерфейсные устройства, является мощным средством для реализации сложнофункциональных устройств управления.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.03 секунд 2,256,262 уникальных посетителей