 Преобразование логики выполнения операций позволило разработать схемы быстрых умножителей.
На основе узлов полусумматоров или ЛЭ “исключающее ИЛИ” реализуют устройства сравнения многоразрядных двоичных чисел, называемые цифровыми компараторами. Логическую схему “исключающее ИЛИ” используют в качестве одноразрядного компаратора. Сравнение производится во всех разрядах одновременно, и результат отображается уровнем на выходе.
При сравнении чисел  и  элемент “исключающее ИЛИ” выполняет операции с каждым двоичным разрядом в соответствии с алгоритмом  , где  и  . При сравнении разрядов на основном и дополнительных выходах элемента имеем уровни сигналов: si = 0 при ai = bi, сi = 1 при ai > bi , di = 1 при ai < bi . Если выходы si всех разрядов подключить к входам элемента ИЛИ – НЕ, то единичный уровень сигнала на его выходе  будет только при нулевых значениях на всех входах si = 0, т.е. при равенстве чисел.
Объединение двух элементов с помощью логической схемы, обеспечивающей выполнение условий s1,0 = 0 при A = B, а также с1 = 1 или s1 = 0 и с0 = 1 при A > B, приводит к блоку двухразрядного компаратора, способного определять и регистрировать  при равенстве A=B и характер неравенств (φ=1) при A<B или (f =1) при A>B (рис.6.9,а).
Рис.6.9. Двухразрядный компаратор (а) и каскадное объединение (б)
Для наращивания разрядности сравниваемых чисел применяют каскадное или пирамидальное соединение нескольких компараторов. Сравнение производят, начиная с младших разрядов чисел, которые подают на входы первого компаратора (рис.6.9,б).
В виде отдельных ИМС средней степени интеграции производят целый ряд арифметических устройств, вырабатывающих управляющие сигналы при определенных соотношениях в кодах чисел (четности чисел, равнозначности кодов).
Преобразователи кодов
Обработка и передача данных в цифровых устройствах осуществляется с использо-ванием рациональных способов кодирования чисел, что требует широкой номенклатуры блоков преобразования кодов. Преобразователи кодов предназначены для перевода чисел одного вида в другой, т.е. преобразуют n- элементный код в m- элементный.
В цифровых устройствах применяются разнообразные способы кодирования (двоичное, десятичное, шестнадцатеричное) и виды кодов (прямой, обратный, дополнительный, циклический).
Имеется множество способов аппаратного построения преобразователей (произвольные, каскадные, матричные) с использованием различной элементной базы.
Повышение достоверности передачи информации в условиях помех достигают применением кодов, позволяющие выявлять и исправлять появляющиеся ошибки. Для передачи данных по линиям связи прямой двоичный код преобразуют в циклический, в котором два соседних двоичных числа отличаются только в одном разряде (табл. 6.3).
Таблица 6.3. Преобразование двоичного кода в циклический
| x2 |
x1 |
x0 |
y2 |
y1 |
y0 |
| 0 |
0 |
0 |
0 |
0 |
0 |
| 0 |
0 |
1 |
0 |
0 |
1 |
| 0 |
1 |
0 |
0 |
1 |
1 |
| 0 |
1 |
1 |
0 |
1 |
0 |
| 1 |
0 |
0 |
1 |
1 |
0 |
| 1 |
0 |
1 |
1 |
1 |
1 |
| 1 |
1 |
0 |
1 |
0 |
1 |
| 1 |
1 |
1 |
1 |
0 |
0 |
В результате составления СДНФ и ее минимизации получается система уравнений  , которым соответствует структурная схема, содержащая два логических элемента "исключающее ИЛИ” и повторитель (рис.6.10).
Рис.6.10. Преобразователь двоичного кода в циклический
Синтез сложных преобразователей классическим способом на основе СДНФ связан с существенными трудностями минимизации логической функции. Единые регулярные способы синтеза преобразователей кодов используют двухкаскадные преобразователи, в которых преобразование осуществляют в два этапа:
- получение унитарного кода путем дешифрации исходного n-разрядный кода;
- преобразование унитарного кода в требуемый m – разрядный код.
|
