October 20 2017 00:35:42
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Назначение выводов ИМС
УСТРОЙСТВА ВВОДА-ВЫВОДА

Подключение ПКП к системным шинам приведено на рис. 2.25. ИМС ПКП содержит:

  1. двунаправленный буфер данных, сопрягающий ПКП с шиной данных;

  2. блок управления чтением/записью, принимающий от микропроцессора управляющие сигналы и задающий режим функционирования ПКП;

  3. схему управления, вырабатывающую сигнал прерывания IRQ и формирующую команду вызова подпрограммы обслуживания прерывания (CALL <адрес подпрограммы обработки прерывания>);

  4. регистр запроса прерываний;

  5. схему принятия решений по приоритетам прерываний, идентифицирующую приоритеты запросов и выбирающую запрос с наивысшим приоритетом.

Назначение выводов ИМС img41ПКП приведено в таблице 2.8

В составе МПС ПКП решает следующие задачи:

  1. определение запроса прерывания на обслуживание ВУ с наивысшим приоритетом;


Таблица 2.8

Вывод ИМС Назначение
D0...D7 Линии передачи данных
img42, img43 Входы управления чтением и записью
А0 Адресный вход
img44 Подтверждение прерывания
INT Сигнал прерывания микропроцессора
IR0 — IR7 Входы запросов прерываний от ВУ
img45 Вход выборки ИМС

передача управления микропроцессору, реализующему обслуживание запроса путем выполнения подпрограммы обработки прерывания, соответствующей поступившему запросу.

Названная подпрограмма может находиться в ПЗУ или в ОЗУ. Подпрограммы обработки прерываний, хранящиеся в ОЗУ, обычно называют резидентными.

ПКП позволяет реализовать процесс прерывания двумя способами:

  1. по запросу от ВУ.

  2. по опросу запросов на обслуживание ВУ.

Временная диаграмма, отображающая взаимодействие ПКП с микропроцессором при обслуживании прерывания по запросу от ВУ приведена на рис. 2.26. Согласно диаграмме в процессе обслуживания выполняются следующие действия:

  1. запросы прерываний поступают на входы ПКП IR0...IR7 (см. рис. 2.25);


img46


Рис. 2.26



img47


Рис.2.25

  1. ПКП вырабатывает сигнал IRQ, который принимает микропроцессор (см. рис. 2.25 и рис.2.1);

  2. прием микропроцессором IRQ подтверждается импульсным сигналом img48, вырабатываемый СКФ (см. п. 2.1);

  3. после приема первого импульса img49 ПКП формирует на шине данных код операции команды CALL;

  4. микропроцессор по ШД принимает код операции CALL и выдает еще 2 импульса сигнала INTA, по которым ПКП передает два байта вектора прерывания, причем сначала передается младший байт адреса, а затем старший.

При обслуживании прерывания по опросу микропроцессор программируется таким образом, что периодически обращается к ПКП (опрашивает) и производит считывание по сигналу img50 кода номера запроса с наивысшим приоритетом. При этом ПКП осуществляет прием запросов от ВУ также, как и при обслуживании по запросу.

КОНТРОЛЛЕР ПРЯМОГО ДОСТУПА К ПАМЯТИ


При передаче больших массивов информации между ОЗУ и ВУ для уменьшения вычислительной нагрузки на микропроцессор и повышения тем самым скорости обмена ВУ с оперативной памятью необходима пересылка данных без участия микропроцессора. Такой обмен принято называть прямым доступом к памяти (ПДП). Поскольку чтением и записью информации в ОЗУ управляет микропроцессор, то для реализации ПДП необходимо другое устройство, реализующее эти управляющие функции — контроллер ПДП (КПДП). Таким образом, задача КПДП — замещение микропроцессора в организации циклов чтения и записи данных, пересылаемых между памятью и ВУ.

Пример подключения ИМС КПДП к системным шинам МПС приведен на рис 2.27, где обозначено:

  1. DD1 — ИМС КПДП;

  2. DD2 — регистр;

  3. DD3 — логический инвертор.

ИМС КПДП содержит:

  1. каналы ПДП, содержащие регистр адреса ячейки памяти, с которой производится обмен и счетчик циклов обмена;

  2. буфер данных, предназначенный для обмена данными между микропроцессором и КПДП;

  3. схему управления чтением/записью, адресующую внутренние регистры КПДП;

Таблица 2.9

Вывод ИМС Назначение
HOLD Запрос ПДП микропроцессору
HLDA Подтверждение ПДП от микропроцессора
CLC Вход импульсов тактовой частоты, поступающих от ГТИ микропроцессора (см. рис. 2.1)
READY Сигнал готовности
img51 Чтение ввода/вывода — тристабильный вход/выход; входное напряжение L-уровня разрешает чтение информации из КПДП; выходной сигнал L-уровня разрешает чтение из ВУ
img52 Запись ввода/вывода — тристабильный вход/выход; входное напряжение L-уровня разрешает программирование КПДП; выходной сигнал L-уровня разрешает запись в ВУ
img53 Чтение из памяти — тристабильный выход; выходное напряжение L-уровня разрешает чтение из ячейки памяти, адресуемой КПДП
img54 Запись в память — тристабильный выход; выходное напряжение L-уровня разрешает запись в ячейку памяти, адресуемую КПДП
DRQ0......DRQ3 Запросы ПДП от внешних устройств
DACK0.....DACK3 Подтверждение ПДП внешним устройствам
TC Конец счета — напряжение Н-уровня определяет выполнение последнего цикла передачи блока данных
RESET Вход начальной установки КПДП
ASTB Выход строба записи части адресного кода в регистр DD2
AEN Сигнал разрешения работы системных шин
img55 Вход выборки микросхемы КПДП

блок управления, содержащий регистр режима и состояния КПДП и обеспечивающий последовательность операций, необходимую для организации ПДП;

  1. блок управления приоритетами, обеспечивающий определенный порядок обслуживания внешних устройств.

Назначение выводов ИМС КПДП приведено в таблице 2.9.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.03 секунд 2,256,531 уникальных посетителей