При равенстве входного и опорного напряжений Uвх = Uоп из симметрии схемы следуют равенства Iк1 = Iк2 = I0 /2 и Uэ1 = Uэ2 = Uэ = Uоп − U*. Напряжения на коллекторах также имеют равные значения  (рис.3.8,б).
Если входное напряжение уменьшить на небольшую величину Uвх = Uоп − Uд , то транзистор Т2 останется открытым и значение потенциала его эмиттера не изменится. Следовательно, останется прежним и потенциал объединенных эмиттеров Uэ = Uоп − U*. При этом напряжение Uб э1 транзистора Т1 уменьшится Uб э1 = U* −Uд , что приведет к быстрому снижению тока. Так небольшая дифференциальная разность Uд = 2,3φT = 60 мВ вызывает уменьшение тока на порядок. Следовательно, транзистор Т1 закрывается (Iэ1 ≈ 0) и напряжение его коллектора становится максимальным Uк1 ≈ V = U1. В соответствии с уравнением эмиттерных токов практически весь ток источника замыкается через транзистор Т2, т.е. Iэ2 ≈ I0 , и на его коллекторе имеем минимальный уровень напряжения Uк2 ≈ V − αRkI0 = U0. Дальнейшее уменьшение входного сигнала до нуля практически не изменяет полученного распределения токов и напряжений.
При увеличении входного напряжения Uвх = Uоп + Uд транзистор Т1 останется открытым и будет определять общий потенциал эмиттеров Uэ = Uэ1 = Uвх − U* = Uоп − U* + Uд. Это вызывает снижение напряжения на переходе транзистора Т2 на значение Uд и приводит к быстрому уменьшению тока через Т2 до его полного запирания.
Таким образом, под действием входного напряжения ток источника перераспределяется между транзисторами, т.е. происходит переключение транзисторов. Это позволяет использовать дифференциальный каскад в качестве двоичного логического элемента (ЛЭ). Достоинством такого ЛЭ является одновременное наличие на выходах сигналов с противоположными уровнями (парафазных), т.е. когда на коллекторе Т1 присутствует Uвых1 = U0 , на другом выходе имеем Uвых2 = U1 .
При использовании каскада в усилительном режиме дифференциальный сигнал переменного напряжения uδ подается между базовыми выводами транзисторов. Для анализа работы усилителя его удобно представить в виде совокупности двух одинаковых напряжений относительно корпуса Uвх = uδ / 2 и Uоп = – uδ / 2. При отсутствии дифференциального сигнала uδ = 0 в симметричной схеме потенциалы баз транзисторов равны, их токи одинаковы и выходной сигнал uвых = 0 в силу равенства потенциалов коллекторов uк1 = uк2 @ V − aRк I0 / 2.
Приложение дифференциального напряжения uδ вызывает увеличение тока эмиттера Т1 и уменьшение на такое же значение тока эмиттера Т2, так что суммарный ток сопротивления R0 не изменится. Потенциал эмиттеров также останется неизменным и его для расчета переменных составляющих можно считать нулевым. Очевидно, что для симметричной схемы нулевой потенциал будет во всех точках на оси симметрии. Для переменных составляющих (приращений) напряжений и токов схему можно разделить на две подсхемы, каждая из которых представляет собой каскад с общим эмиттером и для оценки усилительных параметров дифференциального усилителя можно воспользоваться приведенными ранее результатами каскада ОЭ при Rэ = 0.
|
