При равенстве входного и опорного напряжений U_вх  =  U_оп  из симметрии схемы следуют равенства  I_к1 = I_к2 = I₀ /2 и U_э1 = U_э2 = U_э = U_оп − U*. Напряжения на коллекторах также имеют равные значения (рис.3.8,б).

Если входное напряжение уменьшить на небольшую величину U_вх = U_оп − U_д , то транзистор Т₂  останется открытым и значение потенциала его эмиттера не изменится. Следовательно, останется прежним и потенциал объединенных эмиттеров U_э = U_оп − U*. При этом напряжение U_{б э1}  транзистора Т₁  уменьшится U_{б э1} =  U* −U_д , что приведет к быстрому снижению тока. Так небольшая дифференциальная разность U_д = 2,3φ_T  =  60 мВ  вызывает уменьшение тока на порядок. Следовательно, транзистор Т₁ закрывается (I_э1 ≈ 0)  и напряжение его коллектора становится максимальным U_к1 ≈ V = U¹.  В соответствии с уравнением эмиттерных токов практически весь ток источника замыкается через транзистор Т₂, т.е. I_э2 ≈ I₀ , и на его коллекторе имеем минимальный уровень напряжения U_к2 ≈ V − αR_kI₀ = U⁰. Дальнейшее уменьшение входного сигнала до нуля практически не изменяет полученного распределения токов и напряжений.

При увеличении входного напряжения U_вх = U_оп + U_д транзистор Т₁ останется открытым и будет определять общий потенциал эмиттеров     U_э = U_э1 = U_вх − U* = U_оп  − U*  + U_д.  Это вызывает снижение напряжения на переходе транзистора Т₂ на значение U_д и приводит к быстрому уменьшению тока через Т₂  до его полного запирания.

Таким образом, под действием входного напряжения ток источника перераспределяется между транзисторами, т.е. происходит переключение транзисторов. Это позволяет использовать дифференциальный каскад в качестве двоичного логического элемента (ЛЭ). Достоинством такого ЛЭ является одновременное наличие на выходах  сигналов с противоположными уровнями (парафазных), т.е. когда на коллекторе Т₁  присутствует U_вых1 =  U⁰ , на другом выходе имеем U_вых2 =  U¹ .

При использовании каскада в усилительном режиме дифференциальный сигнал переменного напряжения u_δ подается между базовыми выводами транзисторов. Для анализа работы усилителя его удобно представить в виде совокупности двух одинаковых напряжений относительно корпуса U_вх  =  u_δ / 2 и U_оп = – u_δ / 2. При отсутствии дифференциального сигнала u_δ = 0 в симметричной схеме потенциалы баз транзисторов равны, их токи одинаковы и выходной сигнал u_вых  = 0 в силу равенства потенциалов коллекторов  u_к1  = u_к2 @ V − aR_к I₀  / 2.

Приложение дифференциального напряжения u_δ вызывает увеличение тока эмиттера Т₁ и уменьшение на такое же значение тока эмиттера Т₂, так что суммарный ток сопротивления  R₀  не изменится. Потенциал эмиттеров также останется неизменным и его для расчета переменных составляющих можно считать нулевым. Очевидно, что для симметричной схемы нулевой потенциал будет во всех точках на оси симметрии. Для переменных составляющих (приращений) напряжений и токов схему можно разделить на две подсхемы, каждая из которых представляет собой каскад с общим эмиттером и для оценки усилительных параметров дифференциального усилителя можно воспользоваться приведенными ранее результатами каскада ОЭ при R_э = 0.