October 18 2017 03:00:19
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
МОДУЛЬ РАСПОЗНАВАНИЯ ПОНИЖЕННОГО НАПРЯЖЕНИЯ ПИТАНИЯ LVI08
МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВА НС08

Каждый из битов регистра SRSR устанавливается в 1 при наступлении события сброса по соответствующей причине. Все биты регистра SRSR доступны только для чтения. Биты, которые ранее были установлены в 1 в результате сброса МК по любой из причин, сбрасываются в 0 автоматически при каждом считывании регистра. Подпрограмма начального запуска обязательно должна включать операцию считывания регистра SRSR с целью его очистки и выяснения причины перехода на вектор начального запуска.

Внимание! Операция чтения регистра SRSR очищает все флаги источников сброса. После многократного сброса по различным причинам их может быть установлено несколько. Во избежание потери информации, регистр SRSR следует скопировать в ячейку памяти, а затем анализировать состояние битов.

Регистр SRSR при нарастании напряжения питания (случай POR) устанавливается в состояние $80. В течение 32 тактов сигнала CGMXCLK микроконтроллер будет удерживать напряжение низкого логического уровня на выходе RST. Затем выход RST установится в 1 и будет удерживаться в этом состоянии следующие 32 такта сигнала CGMXCLK. Если к моменту окончания этого интервала на вход ØRST будет подан сигнал низкого логического уровня, то регистр SRSR установится в состояние $С0, а МК будет ожидать появления на входе ØRST напряжения логической 1, чтобы начать загрузку вектора сброса.

Табл. 3.34. Формат регистра SRSR

SR Регистр сброса модуля системной интеграции

SIM Reset Status Register
7 6 5 4 3 2 1 0
POR PIN COP ILOP ILAD 0 LVI 0
Состояние при сбросе: $80
Имя бита Назначение бита
POR Флаг сброса по нарастанию напряжения питания (Power Reset Flag )
Флаг доступен только для чтения.
1 - сброс произошел по причине подачи напряжения питания.
0 - регистр уже считывали после последнего POR, т.к. при включении питания этот бит устанавливается всегда
PIN Флаг сброса по внешнему сигналу (External Reset Flag).
Флаг доступен только для чтения.
1 - сброс произошел по внешнему сигналу на входе ØRST.
0 - последний сброс произошел не по внешнему сигналу
СОР Флаг сброса по переполнению сторожевого таймера (Computer Operating Properly Reset Flag).
Флаг доступен только для чтения.
1 - сброс произошел по переполнению сторожевого таймера.
0 - последний сброс произошел не по переполнению сторожевого таймера
ILOP Флаг сброса по несуществующему коду команды (Illegal Opcode Reset Flag).
Флаг доступен только для чтения.
1 - сброс произошел по причине считывания из памяти несуществующего кода команды.
0 - последний сброс произошел не по причине считывания из памяти несуществующего кода команды
ILAD Флаг сброса по несуществующему адресу (Illegal Address Reset Flag).
Флаг доступен только для чтения.
1 - сброс произошел по причине формирования несуществующего адреса.
0 - последний сброс произошел не по причине формирования несуществующего адреса
LVI Флаг сброса по пониженному напряжению питания (Low Voltage Inhibit Reset Flag).
Флаг доступен только для чтения.
1 - сброс произошел по причине снижения напряжения питания.
0 - последний сброс произошел не по причине снижения напряжения питания

3.5.4. МОДУЛЬ РАСПОЗНАВАНИЯ ПОНИЖЕННОГО НАПРЯЖЕНИЯ ПИТАНИЯ LVI08

Данный модуль осуществляет слежение за напряжением питания МК, контролируя это напряжение только на выводе VDD. Модуль переводит МК в состояние сброса, если напряжение питания становится ниже напряжения порога срабатывания модуля VTRIPF. На Рис. 3.21 приведена структурная схема модуля распознавания пониженного напряжения LVI08.

img036

Основным элементом модуля является компаратор К, который сравнивает пороговое напряжение с напряжением питания VDD. На выходе компаратора устанавливается 0, если напряжение питания находится в допустимых пределах, т.е. VDD>VTRIPF. В противном случае VDD£VTRIPF, напряжение на выходе компаратора имеет высокий логический уровень. Если генерация сигнала сброса от модуля разрешена (бит LVIRSTD=0), то при снижении напряжения питания ниже порогового уровня МК перейдет в состояние сброса и будет удерживаться в этом состоянии до тех пор, пока напряжение питания не станет выше порогового напряжения модуля. Чтобы избежать дребезга на выходе компаратора и, как следствие, многократной генерации сигнала сброса, в режимах, когда VDD»VTRIPF, передаточная характеристика компаратора имеет вид петли гистерезиса. Напряжение срабатывания VTRIPF не равно напряжению отпускания VTRIPR, разность между этими напряжениями равна ширине петли гистерезиса VHYS и составляет от 60 до 100 мВ для разных типов МК семейства НС08.

Бит LVI50R3 регистра конфигурации позволяет установить один из двух возможных уровней напряжения сравнения для компаратора модуля. Причем выбирается не абсолютное значение порогового напряжения, а лишь его соответствие напряжению питания — 5.0 В или 3.0 В. В первом случае пороговое напряжение равно - 4.4 В, во втором - 2.66 В (для более подробной информации обратитесь к таблицам электрических характеристик конкретного МК). Бит LVI5OR3 присутствует в регистрах конфигурации только тех моделей МК, которые имеют расширенный диапазон напряжения питания: от 2.7 до 5.0 В. Модуль LVI08 МК HC908MR32/24 также имеет опцию выбора одного из двух уровней порогового напряжения: для напряжения питания VDD=5.0 В ±10% и VDD=5.0 В ±5%. Однако управление этой опцией осуществляется дополнительным битом TRPSEL регистра LVISCR.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.02 секунд 2,254,995 уникальных посетителей