December 17 2017 15:41:19
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
логическая схема на элементах 2ИЛИ и 2И
ОСНОВЫ ПОСТРОЕНИЯ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

Если ИМС ОЗУ подключить к системным шинам аналогично ПЗУ так, как показано на рис. 2. 13, то произойдет конфликт на ШД при записи данных в эту микросхему. Действительно, после выборки нужной микросхемы ОЗУ сигнал img187 (запись) некоторое время еще остается пассивен — имеет Н-уровень, а записываемые данные уже присутствуют на ШД (интервал времени [t1, t2] на рис. 1.13 а)). Из таблицы 1.5 следует, что если на входе img188 установлен сигнал Н-уровня, то выбранная ИМС выдаст данные из адресованной ячейки. В режиме выдачи микросхема будет работать до тех пор, пока на вход img189 не поступит сигнал img190 L-уровня, настраивающий ее на прием информации — запись. Таким образом, существует интервал времени, когда к ШД подключаются устройства, одновременно являющиеся источниками данных: с одной стороны — микропроцессор, сформировавший данные для записи, а с другой — ИМС ОЗУ, выдавшая информацию по причине работы в режиме чтения. Очевидно, что устройства, подключившиеся к одной и той же шине, и одновременно работающие в режиме выдачи данных будут конфликтовать. Если бы работа ИМС ОЗУ была запрещена при пассивных значениях img191 и img192, то данные не выдавались бы, и конфликта не произошло. Причина, по которой возник конфликт, состоит в том, что управление Z-состоянием микросхемы ОЗУ осуществлялось только одним сигналом — img193, а сигналы img194 и img195 в управлении этим состоянием не участвовали.

Рассмотренная выше конфликтная ситуация будет исключена, если применить логическую схему на элементах 2ИЛИ и 2И (см. рис. 2.14), которые разрешают работу ИМС ОЗУ сигналом img196 лишь в том случае, если img197 или img198, а также img199 установлены в «0» (см. таблицу 2.2).

Таблица 2.2.

Режимы работы ОЗУ Сигналы

img200 img201 img202 img203
Z-состояние 0 1 1 1
Чтение 0 0 1 0
Запись 0 1 0 0
Z-состояние 1 Любые значения 1

Из таблицы следует, что ОЗУ находится в Z-состоянии если img204 и img205 имеют H-уровень (пассивны), несмотря на то, что ИМС выбрана L-уровнем img206 от дешифратора адреса. В этом случае ОЗУ не выдаст данные и конфликт, речь о котором шла выше, становится невозможным. Поскольку элементы 2ИЛИ и 2И обладают конечным

img207

Рис. 2.12

img208

Рис. 2.13

img209

Рис. 2.14

быстродействием, то моменты времени переключения уровней сигнала img210, запаздывают относительно img211. Тогда выход ИМС из Z-состояния произойдет после настройки ОЗУ на прием информации извне. Таким образом прием данных продолжается до тех пор, пока img212 имеет L-уровень.

Элементы логической схемы, реализующей бесконфликтный доступ к ОЗУ, у некоторых ИМС могут находиться внутри корпуса. Если ИМС содержит 2ИЛИ, то ее подключение к управляющим сигналам производится только через элемент 2И, как показано на рис. 2.15 а). Микросхемы памяти, заключающие логическую схему целиком, имеют раздельные входы управления чтением и записью данных, обозначаемые соответственно img213 и img214. Соединение таких микросхем с системными шинами приведено на рис. 2.15 б).

img215

Рис. 2.15

В МПС с 16-разрядной ША и 8-разрядной ШД максимальный объем памяти составляет 64К´1 байт — 64 КВ. Очевидно, что для построения ЗУ такого объема на ИМС емкостью 2 КВ необходимо 32 микросхемы. В этом случае нагрузка по току на шинные формирователи ЦП может быть значительной. Для оптимизации нагрузки на системные шины ЦП память составляют из нескольких модулей, каждый из которых имеет собственный шинный формирователь, повышающий нагрузочную способность шин группы микросхем. Схема одного из таких модулей приведена на рис. 2.16, где обозначено:

  1. DD1 — ПЗУ;

  2. DD2 — DD4 — ОЗУ;

  3. DD5 — шинный формирователь;

  4. DD6 — логический элемент 2И.

На этой схеме ИМС ЗУ объединены в блок, имеющий объем 8 КВ. МПС с 64 КВ памяти должна содержать 8 таких блоков с определенными диапазонами адресов. На рис. 2.16 микросхемы DD1 — DD4 занимают начало адресного пространства — их выборка осуществляется по 4 линиям: img216img217. Сигналы на этих линиях может, например, вырабатывать дешифратор DD2 см. рис. 2.10.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.07 секунд 2,299,145 уникальных посетителей