December 17 2017 15:41:36
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
ИМС запоминающих устройств
ОСНОВЫ ПОСТРОЕНИЯ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

Главный дешифратор преобразует трехразрядный код на линиях А13 — А15 в 8 выходных сигналов, разрешающих работу подчиненным дешифраторам, которые вырабатывают сигналы выборки ЗУ или УВВ согласно базовым адресам. Например, если какое-либо из этих устройств имеет базовый адрес Е800h, то двоичный код на ША будет иметь значение 1110 1000 0000 0000. Соответствие разрядов кода номерам линий ША приведено на рис. 2.11. Двоичный код на линиях А13 — А15 представляет собой

img174






img175

Рис. 2.9

десятичное число 7. В этой связи на выходе Y7 главного дешифратора будет установлен L-уровень, который разрешит работу подчиненному дешифратору DD9. Код на линиях А11, А12 соответствует десятичному числу 1, поэтому ИМС DD9 на выходе Y1 выдаст логический 0 — таким образом сигнал img176 станет активен и произведет выборку адресуемого устройства.

А15 А14 А13 А12 А11 А10 — А0
1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0

Рис. 2.11

img177

Рис. 2.10

Если число выходных линий ДА определяет количество микросхем ЗУ или УВВ, которые могут быть выбраны, то число младших разрядов ША — количество ячеек, содержащихся в микросхеме. Очевидно, что каждая микросхема занимает определенный участок адресного пространства. В рассмотренном примере ДА делит это пространство размером 216 = 64К на 32 участка (в соответствии с числом выходов img178) по 2К. Размер участка соответствует величине 211, равной числу ячеек, адресуемых одиннадцатью младшими разрядами кода адреса, передаваемого по линиям А0 — А10.

  1. ЗАПОМИНАЮЩИЕ УСТРОЙСТВА


Типы и условные графические обозначения ИМС запоминающих устройств (ЗУ) были рассмотрены выше в п. 1.5. Подключение к системным шинам этих микросхем должно обеспечивать бесконфликтный доступ к ячейкам памяти при чтении и записи информации. Это возможно только в том случае (см. п. 1.4.3), если их переключение из Z-состояния в режим выдачи или приема данных будет осуществляться только во время действия импульсов синхронизации информационного обмена:

  1. img179 — чтения;

  2. img180 — записи.

Варианты стыковки ЗУ с шинами МПС будут рассмотрены на примерах подключения к этим шинам ИМС ПЗУ и статического ОЗУ.

Схема соединения ИМС ПЗУ с 16-разрядной ША и 8-разрядной ШД приведена на рис. 2.12. ПЗУ имеет 11 адресных (А0 — А10) и 8 информационных линий D0 — D7, подключенных соответственно к ША и ШД. Таким образом, ПЗУ представляет собой блок, содержащий 2К (211) 8-разрядных (однобайтных) ячеек общей информационной емкостью 2К байт или 2 килобайта — 2КВ. Управление Z-состоянием приемопередающих информационных линий D0 — D7 осуществляется по двум входам: img181 и img182. Соединение выхода ДА img183 с входом img184 ПЗУ означает, что начальный адрес блока будет нулевым. В ячейке с этим адресом должен храниться код операции команды, которая считывается микропроцессором первой сразу же после включения электропитания (см. п. 2.2.2) и с ее выполнения начинается процесс программной обработки данных. В этой связи начальный участок адресного пространства выделяется для энергонезависимого хранения в ПЗУ основы программного обеспечения МПС.

При адресации ячейки ПЗУ ДА выдает сигнал img185 L-уровня, после чего микропроцессор вырабатывает импульс img186 (чтение). Во время действия этого импульса ПЗУ переключится из Z-состояния на выдачу данных из адресованной ячейки (см. рис. 1.13 б) и таблицу 1.4).

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.04 секунд 2,299,146 уникальных посетителей