December 12 2017 08:15:28
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Формат регистра SPSCR
МОДУЛЬ ВНЕШНЕЙ МАГИСТРАЛИ

Табл. 3.143. Формат регистра SPSCR

SP Регистр состояния модуля SPI08

SPI Status and Control Register
7 6 5 4 3 2 1 0
SPRF ERRIE OVRF MODF SPTE MODFEN SPR1 SPR0
Состояние при сбросе: $08
Имя бита Назначение бита
SPRF Бит завершения приема байта данных (SPI Receiver Full).
Устанавливается в момент, когда принятые данные автоматически переписываются в буферный регистр данных приемника. Бит SPRF генерирует запрос на прерывание, если бит SPRIE установлен. Сбрасывается в 0 автоматически при выполнении последовательности из двух операций:
Чтение регистра состояния SPSCR при установленном бите SPRF.
Чтение из регистра данных SPDR принятого байта данных.
Бит доступен только для чтения. При сбросе МК бит устанавливается в 0
ERRIE Бит разрешения прерывания по флагам ошибки OVRF и MODF (Error Interrupt Enable).
Этот бит разрешает генерацию запроса на прерывание при установке в 1 флага нарушения режима MODF и флага ошибки приема OVRF.
1 - прерывания по флагам OVRF и MODF разрешены.
0 - прерывания по флагам OVRF и MODF IDLE запрещены.
Бит доступен для чтения и для записи. При сбросе прерывания по флагам ошибки запрещаются
OVRF Бит ошибки переполнения (Overflow Rag).
Устанавливается при попытке записи аппаратными средствами приемника очередного принятого байта из сдвигового регистра в буферный регистр данных, в то время как предыдущие данные из буферного регистра еще не считаны (бит SPRF установлен). При таком стечении обстоятельств содержимое буферного регистра приемника сохраняется, а второй принятый байт теряется. Бит OVRF сбрасывается в 0 автоматически при выполнении последовательности из двух операций: Чтение регистра состояния SPSCR при установленном бите OVRF. Чтение из регистра данных SPDR первого принятого байта данных. Бит доступен только для чтения. При сбросе МК бит устанавливается в 0
MODF Бит нарушения режима контроллера SPI (Mode Fault).
Устанавливается, если на линию SS ведущего подали сигнал низкого логического уровня или если на линию SS ведомого подали сигнал высокого логического уровня в процессе незавершенного обмена. Сбрасывается в 0 автоматически при выполнении последовательности из двух операций:
Чтение регистра состояния SPSCR при установленном бите MODF.
Запись в регистр данных SPDR.
Бит доступен только для чтения. При сбросе МК бит устанавливается в 0.
SPTE Бит готовности буфера передатчика к приему новых данных (Transmit Data Register Empty Rag).
Устанавливается в момент, когда предварительно загруженные в регистр буфера передатчика данные автоматически переписываются в сдвиговый регистр передатчика. Однако процесс передачи нового байта из сдвигового регистра начнется только после того, как бит SPTE будет сброшен. Бит SPTE информирует МК о том, что буфер передатчика пуст и в него может быть записан новый байт. Бит SPTE генерирует запрос на прерывание, если бит SPTIE установлен. Бит SPTE сбрасывается в 0 автоматически при выполнении операции записи в регистр данных SPDR. Бит доступен только для чтения. При сбросе МК бит устанавливается в 1
MODFEN Бит разрешения логики контроля режима контроллера SPI (Mode Fault Enable).
Ошибка режима работы контроллера SPI идентифицируется при условиях, отмеченных в Табл. 3.143, графа MODF. 1 - работа и установка бита MODF разрешены. О - работа и установка бита MODF запрещены. Если бит MODFEN сброшен и контроллер SPI работает в режиме ведущего, то линия SS может быть использована как обычная линия ввода/вывода. Бит доступен для чтения и для записи. При сбросе МК устанавливается в 0.
SPR1...SPR0 Биты выбора скорости передачи (SPI Rate Bits).
Биты SPR1 ...SPR0 определяют скорость обмена при работе контроллера в режиме ведущего. В режиме ведомого скорость ограничена величиной fBUS.
SPR1 SPR0 Частота следования импульсов SCK Значение частоты следования при fBUS =8 МГц
0 0 fBUS /2 4 МГц
0 1 fBUS/8 1МГц
1 0 fBUS/32 250 кГц
1 1 fBUS/128 62.5 кГц
После сброса МК значения биты SPR1: SPR0 установлены в 0, т.е. выбрана максимальная скорость обмена

Табл. 3.144. Адреса регистров модуля SPI08

Имя регистра Адрес регистра

GP32/20 AZ0/16/24/32/60 MR32/24
Регистр данных модуля SPI08 SPDR $0012 $0012 $0046
Регистр управления модуля SPI08 SPCR $0010 $0010 $0044
Регистр состояния модуля SPI08 SPSCR $0011 $0011 $0045
Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.05 секунд 2,295,776 уникальных посетителей