 Для организации работы модуля отладочных прерываний используются пять регистров специальных функций:
BRKSCR - регистр управления модуля прерываний по контрольным точкам.
BRKH - регистр адреса контрольной точки (старший байт).
BRKL - регистр адреса контрольной точки (младший байт).
SBSR - регистр BREAK режима модуля SIM08.
SBFCR - регистр управления флагами в режиме BREAK (регистр модуля SIM08).
Табл, 3,47. Формат регистра BRKSCR
| BRKSCR
| Регистр управления модуля прерываний по контрольным точкам
|
| Break Status and Control Register
| | 7
| 6
| 5
| 4
| 3
| 2
| 1
| 0
| | BRKE
| BRKA
| 0
| 0
| 0
| 0
| 0
| 0
| | Состояние при сбросе: $00
| | Имя бита
| Назначение бита
| | BRKE
| Бит разрешения прерываний по запросу модуля (Enable Bit).
Этот бит разрешает формирование запроса на прерывание при равенстве текущего адреса МК значению адреса контрольной точки, который записан в регистрах BRKH и BRKL.
1 - программное прерывание по контрольной точке разрешено.
0 - прерывание по контрольной точке запрещено.
Установка бита в 0 фактически отключает механизм останова по контрольным точкам, т.е. модуль отладочных прерываний устанавливается в неактивное состояние
| | BRKA
| Бит Break-события (Active Bit).
Этот бит устанавливается при равенстве текущего адреса МК значению адреса контрольной точки, который записан в регистрах BRKH и BRKL Бит доступен как для чтения, так и для записи. Если работа модуля отладочных прерываний разрешена (BRKE=1) и Вы под управлением программы установите бит BRKA в 1, то независимо от состояния счетчика команд CPU произойдет Break-прерывание. Бит BRKA не сбрасывается автоматически, поэтому устанавливайте его программно в 0 в начале подпрограммы обслуживания Break-прерывания.
1 - содержимое счетчика команд МК равно содержимому регистров BRKH и BRKL
0 - содержимое счетчика команд МК не равно содержимому регистров BRKH и BRKL
|
Табл. 3.48. Формат регистра BRKH
| | | | | | | | |
| | BRKH
| Регистр адреса контрольной точки (старший байт)
|
| Break Address Register High
| | 7
| 6
| 5
| 4
| 3
| 2
| 1
| 0
| | AD15
| AD14
| AD13
| AD12
| AD11
| AD10
| AD9
| AD8
| | Состояние при сбросе: $00
| | Имя бита
| Назначение бита
| | AD15...AD8
| Старший байт адреса контрольной точки
|
Табл. 3.49. Формат регистра BRKL
| | | | | | | | |
| | BRKL
| Регистр адреса контрольной точки (младший байт)
|
| Address Register Low
| | 7
| 6
| 5
| 4
| 3
| 2
| 1
| 0
| | AD7
| AD6
| AD5
| AD4
| AD3
| AD2
| AD1
| AD0
| | Состояние при сбросе: $00
| | Имя бита
| Назначение бита
| | AD7...AD-
| Младший байт адреса контрольной точки
|
Табл. 3.50. Формат регистра SBFCR
| | | | | | | |
| | SBFCR
| Регистр управления флагами в режиме Break (регистр модуля SIM)
|
| SIM Break Flag Control Register
| | 7
| 6
| 5
| 4
| 3
| 2
| 1
| 0
| | BCFE
| R
| R
| R
| R
| R
| R
| R
| | Состояние при сбросе: $00
| | Имя бита
| Назначение бита
| | BCFE
| Бит разрешения очистки битов состояния регистров специальных функций периферийных модулей в режиме BREAK (Break Clear Flag Enable Bit).
Этот бит разрешает программно сбрасывать флаги состояния статусных регистров периферийных модулей в подпрограмме обслуживания BREAK прерывания.
1 - управления флагами состояния в режиме BREAK разрешено.
0 - флаги состояния в режиме BREAK программно недоступны
|
Табл. 3.51. Формат регистра SBSR
| | | | | | | | |
| | SBSR
| Регистр BREAK режима модуля SIM
|
| SIM Break Status Register
| | 7
| 6
| 5
| 4
| 3
| 2
| 1
| 0
| | 0
| 0
| 0
| 1
| 0
| 0
| BW
| 0
| | Состоие при сбросе: $10
| | Имя бита
| Назначение бита
| | BW
| Бит события возврата из режима WAIT в активный режим работы МК по причине BREAK-прерывания (Break Wait Bit).
Этот флаг устанавливается, если прерывание по контрольной точке вызвало переход МК из режима ожидания в активный режим работы. Бит доступен для чтения и для записи. Этот флаг может быть полезен в том случае, если после обслуживания BREAK-прерывания необходимо вернуть МК в режим ожидания. Бит BW не сбрасывается автоматически, поэтому устанавливайте его программно в 0 в подпрограмме обслуживания BREAK прерывания.
1 - BREAK-прерывание произошло, когда МК находился в режиме ожидания.
0 - BREAK-прерывание произошло, когда МК находился в рабочем режиме
|
3.5.8. ОТЛАДОЧНЫЙ РЕЖИМ РАБОТЫ
Отладочный режим работы (Monitor mode) позволяет организовать "диалог" МК с персональным компьютером верхнего уровня с целью отладки программ управления и выполнения операций стирания/программиро-вания областей резидентной памяти типа FLASH или EEPROM.
Схемотехнические решения, которые обеспечивают вхождение МК в отладочный режим работы, постоянно совершенствуется. Сокращается число линий портов ввода/вывода, которые становятся недоступными пользователю в отладочном режиме. В ряде МК появляются дополнительные способы перехода к отладочному режиму. Эти способы исключают использование повышенного напряжения VTST для задания отладочного режима работы, позволяют более гибко подойти к выбору частоты кварцевого резонатора, который определяет скорость обмена по однопроводному интерфейсу. Так, в МК HC908GP32/20 и HC908JL3/JK3/JK1 реализован алгоритм перехода в отладочный режим работы, который использует всего две линии порта ввода/вывода РТА, но при этом МК должен быть обязательно незапрограммированным. Аппаратные средства переводят МК HC908GP32/20 и HC908JL3/JK3/JK1 в отладочный режим при подаче напряжения питания, если ячейки вектора сброса находятся в незапрограммированном состоянии. Такое решение позволяет на этапе мелкосерийного производства заносить программу в МК прямо на плате изделия.
Следует особо отметить, что все МК семейства НС08 с памятью программ типа FLASH обладают свойством "In system programmable". Это свойство определяется наличием у них отладочного режима работы и встроенного повышающего преобразователя напряжения в составе модуля FLASH ПЗУ. В различных публикациях принято упоминать о свойстве "In system programmable" преимущественно для МК HC908GP32/20. Однако у этих МК упрощена схемотехника входа в отладочный режим, но возможности отладочного режима полностью аналогичны моделям HC908AZ60 и HC908MR32/24, которые также имеют FLASH-память программ. Следует отметить, что модели HC(9)08JL3/JK3/JK1, которые появились вслед за HC908GP32/20, также обладают упрощенной схемотехникой перехода к отладочному режиму работы.
|
