October 20 2017 00:30:53
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Двухвыводное подключение
МОДУЛЬ ВНЕШНЕЙ МАГИСТРАЛИ

Ко второй группе относятся выводы для подключения источника питания модуля АЦП и источника опорного напряжения. Теоретически этих выводов должно быть четыре: два для подключения источника питания и два - для источника опорного напряжения. Однако из-за ограниченного числа выводов корпуса, в котором размещается тот или иной МК, на практике модуль ADC08/8 использует двух- или трехвыводное подключение. Так, МК HC908GP20 имеет два вывода:

* VDDAD/VREFH - объединенный вывод источника питания и источника опорного напряжения.

* VSSAD/VREFL - объединенный общий вывод источника питания и источника опорного напряжения.

МК HC08AZ0/16/24/32 располагают тремя выводами:

* VDDAREF - вывод для подключения источника питания АЦП.

* VREFH      - вывод для подключения источника опорного напряжения АЦП.

* AVSS/VREFL - общий вывод источника питания АЦП и источника опорного напряжения АЦП.

Двухвыводное подключение предъявляет особые требования к стабильности и уровню пульсаций напряжения источника питания модуля АЦП, т.к. это напряжение используется в качестве опорного. Вариант трехвыводного подключения допускает большую свободу действий. В качестве источника опорного напряжения может быть использована одна из специальных микросхем, причем допустимо решение, когда VDDAREF » VREFH. Однако источник опорного напряжения должен удовлетворять условию 1.5 В < VREFH < VDDAREF.

Номинальное значение и разброс напряжения питания модуля АЦП совпадает с аналогичными параметрами напряжения питания МК. Поэтому типовым решением является подключение вывода VDDAD/VREFH (VDDAREF) к линии с потенциалом VDD. Вывод VSSAD/VREFL (AVSS/VREFL) при этом следует подключить к общему выводу МК VSS. Обязательным является наличие высокочастотного фильтрующего конденсатора между выводами VDDAD/VREFH и VSSAD/VREFL (VREFH и AVSS/VREFL). который на плате должен быть установлен как можно ближе к упомянутым выводам МК.

Если модуль АЦП питается от отдельного источника, то выводы VSSAD/VREFL (AVSS/VREFL) и VSS должны иметь всего одну общую точку, которая на плате должна располагаться в непосредственной близости от вывода VSSAD/VREFL (AVSS/VREFL) MK.

Источник питания модуля АЦП можно отключить под управлением программы. Для этого следует установить все биты поля выбора номера канала ADCH4...ADCH0 в 1 (см. Табл. 3.138). Время восстановления работоспособного состояния модуля АЦП после подключения источника питания под управлением программы составляет один цикл преобразования (17 тактов).

При работе МК в режиме ожидания (Wait mode) модуль АЦП остается в рабочем режиме, и если прерывания от модуля разрешены, то окончание преобразования переведет МК из режима ожидания в рабочий режим. Чтобы уменьшить потребление в режиме ожидания пользователь может отключить питание модуля АЦП перед выполнением команды WAIT, если использование АЦП в режиме ожидания не предполагается.

В режиме останова МК (Stop mode) модуль АЦП не работает. После перехода МК в активный режим следует выполнить один холостой цикл преобразования для восстановления работоспособности модуля АЦП.

Табл. 3.140. Адреса регистров модуля ADC08/8

Регистры и векторы прерывания модуля ADC08/8 Тип микроконтроллера
GP32/20 AZ0/16/24/32 AZ60 JL3/JK3/JK1
Регистр  управления модулем АЦП ADSCR $003C $0038 $0038 $003C
Регистр результата преобразования ADR $0030 $0039 $0039 $0030
Регистр синхронизации АЦП ADCLK $003Е $003А $003А $003E

3.9.3. МОДУЛЬ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯ ADC08/10 МИКРОКОНТРОЛЛЕРА HC908MR32/24

Структурная схема и алгоритм функционирования модуля 10-разрядного 10-канального аналого-цифрового преобразователя ADC08/10 полностью соответствуют структурной схеме и алгоритму работы модуля ADC08/8. Изменения претерпела программно-логическая модель модуля:

• Регистр результата ADR стал двухбайтовым (ADRH и ADRL - старший и младший байты этого регистра).

• В регистре синхронизации ADCLK появились два дополнительных бита MODE1 и MODE0, которые позволяют выбрать формат представления результата измерения.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.06 секунд 2,256,507 уникальных посетителей