December 12 2017 08:28:06
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
длительность цикла внешнего обмена
МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВА НС08

В режиме максимального быстродействия линии внешних магистралей адреса и данных в цикле обмена с внешним устройством подключаются непосредственно к одноименным внутренним магистралям. В результате на линиях А15...А0 и D7...D0 происходят дополнительные переключения в каждом цикле обращения к внешнему устройству (Рис. 3.40 и 3.41). Однако такое решение, кроме очевидного недостатка - некоторое возрастание энергии переключения и генерации дополнительных импульсных помех, - имеет преимущество - более высокое быстродействие. Это преимущество неочевидно из приведенных временных диаграмм, поэтому остановимся на нем более подробно.

img062

Для каждого из режимов длительность цикла внешнего обмена равна длительности цикла внутреннего обмена и составляет

img063.

Поэтому следует сначала определить минимально допустимое время обращения к внешней памяти, а затем выбрать частоту тактирования fBUS. Для каждого из режимов время обращения к внешней памяти определяется суммой временных интервалов установления сигнала выборки CS, времени доступа выбранного кристалла памяти и времени предустановки данных:

tCYC=tCSLN(max)+tACCESS(max)+tDSR(min)  - для малошумящего режима.

tCYC=tCS(max)+tACCESS(max)+tDSR(min)    - для режима максимального быстродействия.

В Табл. 3.87 приведены значения характерных временных интервалов, отмеченные на временных диаграммах обмена. Подставляя значения из Табл. 3.87, получим:

tCYC = 32 нс + tACCESS(max) + 16 нс - для малошумящего режима.

tCYC = 22нс + tACCESS(max) + 16 нс  - для режима максимального быстродействия.

Время доступа tACCESS(max) является параметром выбранного кристалла памяти, поэтому при сравнении быстродействия оно должно быть выбрано равным в обоих случаях. Предположим,

tACCESS(max) = 100 нс.

Тогда минимально допустимая длительность цикла составляет:

tCYC = 32 нс+100 нс + 16 нс = 148 нс    - для малошумящего режима.

tCYC = 22 нс + 100 нс + 16 нс = 138 нс  - для режима максимального быстродействия.

В соответствии с приведенными расчетами при использовании режима максимального быстродействия следует выбрать fBUS =7.24 МГц, а в случае малошумящего режима fBUS =6.75 МГц. Таким образом, выбор малошумящего режима работы модуля EBI08 может привести к снижению частоты тактирования МК и, как следствие, потере производительности разрабатываемой системы. Этого можно избежать, если использовать быстродействующую память с временем доступа:

tACCESS(max)£tCYC(min)-tCSLH(max)-tDSR(min)=77 нс.

Табл. 3.87. Параметры временных диаграмм цикла обмена модуля EBI08

Параметр Символ Мин. значение Макс. значение Единица измерения
РЕЖИМ МАКСИМАЛЬНОГО БЫСТРОДЕЙСТВИЯ
Длительность цикла tCYC 125
нс
Время установления сигнала МА относительно сигнала ТАКТ tAD
22 нс
Время установления сигнала CS относительно сигнала ТАКТ tCS
22 нс
Длительность сигнала чтения tRP 62
нс
Время предустановки данных относительно сигнала REB tDSR 16
нс
Время сохранения данных относительно сигнала REB tDHR 0
нс
Время сохранения сигнала REB относительно сигнала ТАКТ tDHRP 0
нс
Время сохранения адреса относительно сигнала REB tDHAD -
нс
Время сохранения сигнала CS относительно сигнала REB tDHCS -
нс
Длительность сигнала "запись" tWP 62
нс
Время установления данных относительно сигнала WEB tDDW
16 нс
Время сохранения данных относительно сигнала WEB tDHW 62
нс
МАЛОШУМЯЩИЙ РЕЖИМ
Длительность цикла tCYC 125
нс
Время установления сигнала МА относительно сигнала ТАКТ tADLN
32 нс
Время установления сигнала CS относительно сигнала ТАКТ tCSLN
32 нс
Длительность сигнала чтения tRP 62
нс
Время предустановки данных относительно сигнала REB tDSR 16
нс
Время сохранения данных относительно сиг­нала REB tDHR 0
нс
Время сохранения сигнала REB относительно сигнала ТАКТ tDHRP 0
нс
Время сохранения адреса относительно сигнала РЕВ tDHADLN -
нс
Время сохранения сигнала CS относительно сигнала РЕВ tDHCSLN -
нс
Длительность сигнала "запись" tWP 62
нс
Время установления данных относительно сигнала WEB tDDW
16 нс
Время сохранения данных относительно сигнала WEB tDHW 62
нс

Обращения к внешней памяти программ происходят часто, поскольку необходимо считывать коды команд прикладной программы. Поэтому элементная база памяти программ должна удовлетворять требованиям по производительности системы. Напротив, обращения к дополнительным внешним устройствам ввода/вывода обычно происходят достаточно редко. При выборе элементной базы дополнительного устройства ввода/вывода в первую очередь достигается его функциональное соответствие требованиям и лишь потом рассматриваются вопросы быстродействия магистрали сопряжения. В ряде случаев может оказаться, что время доступа выбранного устройства значительно превышает аналогичное время для кристаллов внешней памяти. В этом случае нецелесообразно переходить к более низкой частоте стактирования МК, существенно снижая быстродействие системы в целом. Следует искусственно удлинить цикл обращения к рассматриваемому внешнему устройству, оставив длительность цикла обращения к другим внешним устройствам без изменения. Модуль ЕBI08 предусматривает такой режим работы. При обращении к рассматриваемому внешнему устройству временная диаграмма сигналов на линиях полностью совпадает с аналогичной временной диаграммой неудлиненного цикла до тех пор, пока сигнал строба записи WEB или чтения REB не станет активным. Начиная с этого момента все сигналы внешней магистрали удерживаются неизменными в течение n периодов частоты fBUS. Затем цикл обмена завершается в соответствии со штатной временной диаграммой.

img064

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.06 секунд 2,295,835 уникальных посетителей