October 18 2017 12:24:23
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Дифференциальные балансные каскады
ЭЛЕКТРОНИКА- курс лекций

Дифференциальным каскадом (ДК) называют симметричную структуру, реализованную на основе двух биполярных транзисторов с объединенными эмиттерами. Первоначально ДК были разработаны для усиления медленно изменяющихся (постоянных) сигналов с весьма малым дрейфом нулевого уровня. Каскад усиливает разностный (дифференциальный) сигнал, подключенный между базами транзисторов, и практически не передает поданное на оба входа напряжение (синфазный сигнал).

Достоинством симметричной схемы задания режима транзисторов является одинаковое изменение под воздействием дестабилизирующих факторов постоянных составляющих токов при идентичных параметрах плеч, что обеспечивает стабильность напряжения между коллекторами. Преимущества ДК в полной мере проявились в интегральной технологии, позволившей реализовать элементы с высокой степенью идентичности. Дифференциальные усилители нашли широкое применение в аналоговых микросхемах усилителей и цифровых элементах на переключателях тока (схемах эмиттерно-связанной логики).

Схема дифференциального каскада содержит биполярные транзисторы Т1 и Т2 с идентичными параметрами. Одинаковые нагрузочные резисторы Rк, подключенные к источникам постоянного напряжения V и тока I0, которые обеспечивают режим работы каскада (рис.3.3,а).

img099

Рис. 3.3. Схема (а) и характеристики (б) дифференциального каскада

Для получения проходной характеристики каскада на один его вход (Вх1) подается изменяемое входное напряжение Uвх, а на другой (Вх2) – фиксированный опорный сигнал Uоп. Уравнения каскада имеют вид: img100, img101,   img102,

где Iэ1, Iэ2 – эмиттерные токи транзисторов, описываемые соотношениями:

img103, img104, где αкоэффициент передачи тока эмиттера.

При равенстве входного и опорного напряжений Uвх  =  Uоп  из симметрии схемы следуют равенства  Iк1 = Iк2 = I0 /2 и Uэ1 = Uэ2 = Uэ = Uоп U*. Напряжения на коллекторах также имеют равные значения img105 (рис.3.3,б).

Если входное напряжение уменьшить на небольшую величину Uвх = Uоп Uд , то транзистор Т2  останется открытым и значение потенциала его эмиттера не изменится. Следовательно, останется прежним и потенциал объединенных эмиттеров Uэ = Uоп U*. При этом напряжение Uб э1  транзистора Т1  уменьшится Uб э1 = U* −Uд , что приведет к быстрому снижению тока. Так небольшая дифференциальная разность Uд = 2,3φT  =  60 мВ  вызывает уменьшение тока на порядок. Следовательно, транзистор Т1 закрывается (Iэ1 ≈ 0) и напряжение его коллектора становится максимальным Uк1 V = U1. В соответствии с уравнением эмиттерных токов практически весь ток источника замыкается через транзистор Т2, т.е. Iэ2 I0 , и на его коллекторе имеем минимальный уровень напряжения Uк2 V − αRkI0 = U0. Дальнейшее уменьшение входного сигнала до нуля практически не изменяет полученного распределения токов и напряжений.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.02 секунд 2,255,333 уникальных посетителей