December 17 2017 17:46:38
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
ДЕШИФРАТОР АДРЕСА
ОСНОВЫ ПОСТРОЕНИЯ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

В начале программного кода в регистр SP производится запись адреса вершины стека. В данном случае в стеке сохраняется значение регистра IP, записываемое туда при выполнении команды CALL TIME, изменяющей затем содержимое этого регистра для перехода к метке TIME, с которой начинается подпрограмма. В подпрограмме организован программный цикл, охватывающий команды DCX D, MOV A, D, ORA E и JNZ CYCLE, выполняющийся до тех пор, пока содержимое аккумулятора не станет равно нулю. При нулевом значении аккумулятора цикл закончится и выполнение подпрограммы продолжит команда RET, которая извлечет из стека прежнее значение IP, указывающее на команду, следующую после CALL TIME. Таким образом произойдет возврат в основную программу к команде JMP START, организующей программный цикл, начинающийся с метки START. Далее всякий раз выполнение основной программы будет начинаться с этой метки.

  1. ДЕШИФРАТОР АДРЕСА


Дешифратор адреса (ДА) представляет собой устройство, предназначенное для выборки микросхем ЗУ или УВВ, ячейки которых адресует микропроцессор (см. п. 1.4.2). Количество адресуемых ячеек определяется размером адресного пространства — величиной 2n+m, где n + m — число линий ША, передающих n старших и m младших разрядов кода. Единицей измерения этого пространства является величина 210, называемая 1К. Количество же микросхем ЗУ и УВВ, которые могут быть выбраны, зависит с одной стороны от числа выходов ДА, а с другой — от способа подключения устройств к этим выходам: совместного или раздельного (см. п.1.4.4).

Если УВВ подключены раздельно с памятью, то обычно применяют два модуля ДА — для ЗУ и УВВ. Это необходимо для того, чтобы не перегружать по току выходы одного модуля при подключении к нему большого числа устройств. С точки зрения ЦП модули рассматриваются как один ДА с единой выходной магистралью img166 (см. рис. 2.8), поскольку к их входам подключены одни и те же n линий старших разрядов адресного кода. Младшие m разрядов адреса определяют конкретную ячейку, с которой ЦП производит обмен информацией.

При совместном подключении памяти и УВВ, как правило, применяют один модуль ДА, преобразующий n-разрядный адресный код в 2n линий img167. Эти линии распределяют между ЗУ и УВВ в соответствии с их требуемым количеством (см. рис. 2.9). На рисунке показано, что выходы ДА img168img169 подключены к ЗУ, а img170img171 — к УВВ.

Микросхемы, применяемые при построении модулей ДА, имеют тристабильные управляемые выходы, что дает возможность реализовать дешифратор с необходимым числом выходных линий на основе нескольких микросхем в том случае, если выходов одной ИМС недостаточно.

Для примера рассмотрим модуль ДА, состоящий из 9 стандартных ИМС, преобразующий старшие адресные линии А11 — А15 (см. п. 2.1) в 32-разрядную выходную магистраль img172img173. Схема ДА приведена на рис. 2.10, где обозначено:

  1. DD1 — главного дешифратора;

  2. DD2 — DD9 — подчиненных дешифраторов.

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.02 секунд 2,299,344 уникальных посетителей