October 16 2017 22:58:19
Навигация
Авторизация
Логин

Пароль



Вы не зарегистрированы?
Нажмите здесь для регистрации .

Забыли пароль?
Запросите новый здесь.
Базовый адрес таблицы разделов
ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ И СИСТЕМЫ НА ИХ ОСНОВЕ

Форматы содержимого регистров CR0, CR3, CR4 приведены на рис. 2.7. Регистр CR1 в процессорах Р6 и более ранних моделях не используется (резервирован для последующих моделей).

a)CR0

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
´ ´ ´ ´ ´ ´ ´ ´ ´ ´ NE ET TS EM MP PE
PG PC NW ´ ´ ´ ´ ´ ´ ´ ´ ´ ´ AM X WP
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

6)CR3

31








12 11



5 4 3 2 0
Базовый адрес таблицы разделов ´ ´ ´ ´ ´ ´ ´ PCD PWT ´ ´ ´

e)CR4
31


10 9 8 7 6 5 4 3 2 1 0
00 …............... 00 OSFXSR РСЕ PGE МСЕ РАЕ PSE DE TSD PVI VME

Рис. 2.7. Форматы содержимого регистров управления CR0 (a), CR3 (б), CR4 (в)

Регистр управления CR0 (рис. 2.7, а) содержит 11 битов, задающих режим работы различных блоков процессора:

РЕ - разрешение защиты, установка значения бита РЕ = 1 переводит процессор в защищенный режим, бит РЕ совместно с битом PG определяет режим работы процессора (см. табл.2.1);

МР-управление работой FPU, при установке значения МР = 1 и переключении задач (установка бита TS = 1) выборка команды WAIT (FWAIT) вызывает исключение типа #NM (отсутствие FPU);

ЕМ-эмуляция FPU, при установке значения ЕМ = 0 указывает на присутствие в системе блока FPU; установка значения ЕМ=0 вызывает при выборке команды FPU исключение типа #NM (отсутствие FPU), которое должно обеспечить обращение к подпрограмме, эмулирующей работу FPU;

TS-признак переключения задачи, принимает значение TS = 1 при каждом переключении задачи и проверяется при поступлении команд FPU: если TS = 1, то реализуется исключение типа #NM (отсутствие FPU);

ЕТ-в процессорах семейств Р6 и Pentium не используется (резервирован); в процессорах Intel 386,486 установка значения ЕТ = 1 указывает на включение в систему математических сопроцессоров Intel 387DX;

NE - управление прерываниями FPU, при установке значения бита NE = 1 ошибки, возникающие при выполнении команд FPU, вызывают исключение типа #MF (ошибка FPU) при выборке следующей команды FPU; при установке значения NE = 0 ошибка FPU вызывает выдачу на соответствующий вывод процессора сигнала FERR# = 0, который поступает во внешний контроллер прерываний (этот способ обслуживания прерываний FPU реализуется в персональных компьютерах);

WP-защита от записи, при установке значения бита WP = 1 программам супервизора, имеющим уровень привилегий 0-2, запрещается запись на страницы пользователя, имеющие уровень привилегии 3; при значении WP = 0 такая запись разрешена;

AM - управление проверкой выравнивания, разрешает при установке значения бита AM = 1 проверку выравнивания адресов по границам слов (кратные двум) или двойных слов (кратные четырем) выборке операндов из памяти, если в регистре EFLAGS установлено значение бита АС = 1 и выполняемая программа имеет уровень привилегии 3 (программа пользователя);

NW - запрещение записи в кэш-память, совместно с битом CD определяет режим работы внутренней кэш-памяти процессора;

CD-запрещение заполнения кэш-памяти, совместно с битом NW определяет режим работы внутренней кэш-памяти процессора;

PG - разрешение страничной трансляции адреса, при установке значения PG = 1 обеспечивает страничную адресацию памяти в защищенном режиме (табл. 2.3).

Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста, залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, авторизуйтесьили зарегистрируйтесь для голосования.

Нет данных для оценки.

Время загрузки: 0.04 секунд 2,254,093 уникальных посетителей